详解NE555引脚图与内部功能结构

ID:159395 · 发表于 2018-10-4 16:39

555定时器是电子工程领域中广泛使用的一种中规模集成电路，它将模拟与逻辑功能巧妙地组合在一起，具有结构简单、使用电压范围宽、工作速度快、定时精度高、驱动能力强等优点。555定时器配以外部元件，可以构成多种实际应用电路。广泛应用于产生多种波形的脉冲振荡器、检测电路、自动控制电路、家用电器以及通信产品等电子设备中。

　　详解555引脚作用

555定时器又称时基电路。555定时器按照内部元件分有双极型（又称TTL型）和单极型两种。双极型内部采用的是晶体管；单极型内部采用的则是场效应管，常见的555时基集成电路为塑料双列直插式封装，正面印有555字样，左下角为脚①，管脚号按逆时针方向排列。

　　555引脚图

　　555 定时器的功能主要由两个比较器决定。两个比较器的输出电压控制RS 触发器和放电管的状态。在电源与地之间加上电压，当 5 脚悬空时，则电压比较器 C1 的同相输入端的电压为 2VCC /3，C2 的反相输入端的电压为VCC /3。若触发输入端 TR 的电压小于VCC /3，则比较器 C2 的输出为 0，可使 RS 触发器置 1，使输出端 OUT=1。如果阈值输入端 TH 的电压大于 2VCC/3，同时 TR 端的电压大于VCC /3，则 C1 的输出为 0，C2 的输出为 1，可将 RS 触发器置 0，使输出为低电平。

　　它的各个引脚功能如下：

　　1脚：外接电源负端VSS或接地，一般情况下接地。

　　2脚：低触发端TR。

　　3脚：输出端Vo

　　4脚：是直接清零端。当此端接低电平，则时基电路不工作，此时不论TR、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。

　　5脚：VC为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01μF电容接地，以防引入干扰。

　　6脚：高触发端TH。

　　7脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电。

8脚：外接电源VCC，双极型时基电路VCC的范围是4.5 ~ 16V，CMOS型时基电路VCC的范围为3 ~ 18V。一般用5V。在1脚接地，5脚未外接电压，两个比较器A1、A2基准电压分别为低电平的情况下，555时基电路的功能表如表1示。

　　表1 ：555定时器的功能表

　　555引脚图

　　555定时器内部功能结构分析

　　555 定时器的内部电路框图如图所示。它内部包括两个电压比较器，三个等值串联电阻，一个 RS 触发器，一个放电管 T 及功率输出级。它提供两个基准电压VCC /3 和 2VCC /3

NE555时基电路封形式有两种，一是DIP双列直插8脚封装，另一种是SOP-8小型（SMD）封装形式。其他HA17555、LM555、CA555分属不同的公司生产的产品。内部结构和工作原理都相同。NE555属于CMOS工艺制造，下面我们将对其进行介绍。

　5、6脚是C1，2脚内部是C2。2脚L时输出端3脚置1。6脚>2/3vcc时，3脚输出0F。静态时2脚应当H，6脚应当L。

555引脚图

　　上图是NE555的外形封装图和它的内部功能原理框图，下图是它的内部等效电路。NE555的内部中心电路是三极管Q15和Q17加正反馈组成的RS触发器。输入控制端有直接复位Reset端，通过比较器A1，复位控制端的TH、比较器A2置位控制的T。输出端为F，另外还有集电极开路的放电管DIS。它们控制的优先权是R、T、TH。

555引脚图

555为8脚集成电路，见下图。8脚是电压输入端，电压为5～18V，以UCC表示；从分压器上看出，上比较器A的５脚接在R1和R2之间，所以5脚的电压固定在2UCC/3上；下比较器B接在R2与R3之间，B的同相输入端电位被固定在UCC/3上。

NE555开机延时输出高电平电路图

NE555的1脚为地。2脚为触发输入端；3脚为输出端，输出的电平状态受触发器控制，而触发器受上比较器A的6脚和下比较器B的2脚控制。当触发器接受上比较器A从6脚输入的高电平时，触发器被置于复位状态，3脚输出低电平；2脚和6脚是互补的，2脚只对低电平起作用，高电平对它不起作用，即电压小于1Ucc/3，此时3脚输出高电平。6脚只对高电平起作用，低电平对它不起作用，即输入电压大于2Ucc/3，称高触发端，3脚输出低电平，但有一个先决条件，即2脚电位必须大于1Ucc/3时才有效。3脚在高电位接近电源电压Ucc，输出电流最大可打200mA。4脚是复位端，当4脚电位小于0.4V时，不管2、6脚状态如何，输出端3脚都输出低电平。5脚是控制端。7脚称放电端，与3脚输出同步，输出电平一致，但7脚并不输出电流，所以3脚称为实高（或低）、7脚称为虚高。

用NE555构成的开机延时输出高电平电路如下。当开机接通电源后，由于电容C来不及充电，555时基电路的②、⑥脚处于高电平，③脚输出低电平。随着电容C充电，②、⑥脚电位下降。直到②脚低于Vcc的1/3时，电路状态发生翻转，③脚由低变高，并一直保持下去。开机延时时间tW=1.1RC。例：C=100uF、R=100k，则延时约11s。图中的二极管VD是为电源断电后电容C放电设置的。

当Vcc取12V，③脚接12VDC微型双列直插继电器，延时期间电流为6mA，延时结束继电器吸合时的电流为20mA。

开机延时电路常用于外置汽车导航、行车记录仪等设备的电源接入，以避免这些设备在汽车启动时由短时失电导致的设备重启。通常用本电路延时10s，就足以使外置设备躲过汽车点火启动过程，等到汽车启动结束，电源电压恢复正常后，再给设备供电。