基于TimeQuest的时序分析

ID:466198 · 发表于 2019-1-10 23:15

时序约束是最基本的约束，如果不做约束，QuartusII集成的TimeQuest将按1GHz时钟进行分析，时序编译报告必然全面“飘红”。
1、  Quartus建立工程后，点击图标，启动TimeQuest
2、  选择“CreateTiming Netlist”
3、  Quartus建立工程后，如果执行的是综合，此处选择post-map，如果执行的是全编译，此处也可以选择post-fit
4、  新建SDC
5、  创建时钟
6、  约束时钟名、周期，关联指定的约束对象，时钟名可以任意，一般pdclk，我命名为ppdclk，主要是为了查看时序报告时，时钟约束是否采用
7、  这样时钟约束就完成了，然后再将工程综合1次，然后点击下列一系列的报告就可以查看了
8、  以上是时钟约束的基本操作，时钟不确定性约束、输入输出约束、多周期路径约束、跨时钟域约束用的也比较多，在后续的工作中再慢慢理解。
对付一般设计或者软件测评基本够了。
要注意，设计是根本，设计的规范性是第一位的，决不能依靠后期的约束来解决问题。
补充：

ID:1 · 发表于 2019-1-11 03:13

补全图即可获得100+黑币

帐号		自动登录	找回密码
密码			立即注册