|
可编程时钟控制器（Programmable Time Controller，PTC），也称可编程时控器、可编程时控开关，是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。 可编程时钟控制器属自动控制领域的电器件，主要用于在多段时间周期内控制多个电路的开启或关闭，即具有多周期设置和多触点输出。该类产品工业与民用兼顾，智能化程度高且操作简便。
可编程时钟控制器从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。因此，设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解在制作中用到的各种中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时序电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.
目录
一、任务与要求 二、设计方案 三、可编程时钟控制信号的设计 1、单元电路设计 （1）时基电路 （2）时间计数器电路 （3）译码、驱动及显示电路 （4）校时电路 （5）整点报时电路 （6）可编程顺序控制器 2、整机电路 3、安装调试 四、元器件清单 五、设计方案总结 六、心得体会 七、参考文献
一、任务与要求 数字时钟的出现打破了人们对时钟的传统概念，因为数字时钟不仅可以通过数字直观地显示日历时间，用音箱、音乐及汉语语音等声音报时；还可以定时发出各种声、光、电信号，已启动各种设备实现实时控制、时间顺序控制。如作息时间自动打铃、家电设备自动定时启闭、生产过程顺序控制等等，用途很广。本题要求：
1. 设计一个具有时、分、秒计时，6位数字显示的时钟电路； 2.具有快速校时功能； 3.具有整点音响自动报时； 4.以时钟电路为基础，设计一个工业顺序控制器，用LED发光二极管的两与灭模拟执行机构的动作，实现要求的工艺过程 5.用EWB或Multism对单元电路进行仿真，打印仿真原理图与仿真结果。 6.用EWB或Multism画出系统电原理图，并在绘图仪上用A3纸绘出。 二、设计方案 （一）、设计方案分析
1.分析设计要求，构思总体方案 从题目克制该课题的任务主要有三个方面。其一是设计一个能以数字直接先试试的时钟电路，该电路要有能够快速校时的功能；其二是用时钟信号作为基础设计一个整点报时的电路；其三是用时钟信号实现一个工业过程的时间顺序控制。可见，课题属于控制类题目，但并无外部输入信号，而是由时钟自动产生动作信号。整个系统可分成三部分，即时钟电路、整点报时电路、顺序控制器电路，而时钟电路在起控制和主导作用。
2.时钟电路的构成方案 （1）选用中、小规模集成芯片设计； - 选用单片时钟集成电路构成；
- 选择大规模时钟集成芯片作为时钟电路
3.时间顺序控制器 这部分电路都是以时间代码为输入信号，经译码后产生定时控制信号去推动控制设备工作。译码器完成有代码到控制信号的变换，这里的代码即时钟信号代码，控制信号是驱动控制设备的信号。实现的电路形式是多种多样的。 （1）利用集成门电路进行设计； （2）选用合适的现成译码器； （3）用GAL芯片进行编程，实现译码； （4）用存储器完成译码的功能。 怎样用存储器完成译码功能？可用时钟电路输出的时钟代码作为存储器的地址信号，存储器中存放的数据作为外设工作的控制信号。当时钟运行到需要外设动作的某一时刻，是存储器的地址信号及读信号有效，读出存储器中相应的数据信号，每个数据位控制一个外设，若某位数据有效，则相应的外设即可启动。这种方法简便，时间容易修改。存储器可用RAM、EPROM及EEPROM。
外设的形式多种多样，要求的驱动功率各不相同，因而在译码输出与外设之间必须设置适当的功放电路，以提供外设工作的驱动电流与电压。应按照所选的具体执行机构选定功放电路。
（二）、确定总体方案
依据上述分析，实现题目要求的电路方案有多种选择，须要根据各人的条件、要求和其他具体情况权衡利弊，确定其中的一种。这里选择两种不同方案作具体电路设计。
设计方案一采用的是大规模时钟集成芯片LM8361作时钟电路，用存储器RAM6264作译码器，设计工艺流程控制电路。其系统框图如下图所示：
 
图3-2-1 大规模顺序控制器框图
2.设计方案二 设计方案二采用的是用中小规模门电路构成的时钟电路，采用的是555定时器作为时基电路，发出1HZ的脉冲作为秒的输入脉冲，用74LS192设计24、60进制的计数器，用72LS248作为译码器，使用7段数码管来显示时间，利用门电路构建快速校时电路，用RAM62256存储器作译码器设计可编程时间顺序控制器。系统框图如图3-2-2所示。
输入数据
图3-2-2 钟控顺序控制器框图
3.最终方案的选择 作为课程设计的方案，应该具有设计成本较低，可操作性强，与课程学习有较为紧密的联系等优点。由于大规模集成芯片价格较为昂贵，且可操作性较差，在实际学习中用到的机会比较少，所以方案一不适合作为本次课程设计的方案，而方案二采用的是小规模集成芯片和门电路作为电路设计的基础，具有较强的可操作性，且价格较为低廉，而所使用的芯片，门电路都是在学习中使用较为频繁的部分，所以本次课程设计采用的是方案二，利用中西规模门电路构成时钟电路，用RAM62256存储器作为译码器设计可编程顺序控制器。
三、可编程时钟控制信号的设计 1、单元电路设计 （1） 时基电路 时基电路产生矩形波时间基准信号，是计时准确度的基础。矩形波产生器电路形式很多，这里选用555定时器构成的多谢振荡器，如图3-2-9所示，其输出频率f≈1.43∕（R1+2R2）C 。 图3-2-9 555定时器组成的时基电路
555定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。它也常作为定时器广泛应用于仪器仪表、家用电器、电子测量及自动控制等方面。555 定时器的内部电路框图如图 2.9.1。它内部包括两个电压比较器，三个等值串联电阻，一个 RS 触发器，一个放电管 T 及功率输出级。它提供两个基准电压VCC /3 和 2VCC /3 555 定时器的功能主要由两个比较器决定。两个比较器的输出电压控制 RS 触发器和放电管的状态。在电源与地之间加上电压，当 5 脚悬空时，则电压比较器 C1 的同相输入端的电压为 2VCC /3，C2 的反相输入端的电压为VCC /3。若触发输入端 TR 的电压小于VCC /3，则比较器 C2 的输出为 0，可使 RS 触发器置 1，使输出端 OUT=1。如果阈值输入端 TH 的电压大于 2VCC/3，同时 TR 端的电压大于VCC /3，则C1 的输出为 0，C2 的输出为 1，可将 RS 触发器置 0，使输出为 0 电平。 它的各个引脚功能如下： 1脚：外接电源负端VSS或接地，一般情况下接地。 8脚：外接电源VCC，双极型时基电路VCC的范围是4.5 ~ 16V，CMOS型时基电路VCC的范围为3 ~ 18V。一般用5V。 3脚：输出端Vo； 2脚：低触发端 6脚：TH高触发端 4脚：是直接清零端。当此端接低电平，则时基电路不工作，此时不论TR、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。 5脚：VC为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01μF电容接地，以防引入干扰。 7脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电。 利用555定时器产生1HZ的脉冲作为秒信号如下图：
（2） 时间计数器电路 从总系统框图3-2-2可知，数字时钟需要两个60进制计数器分别作“分”和“秒”的计数，还需要一个24进制计数器作“小时”的计数。采用同步十进制计数器CT74192构成的60进制计数器如图3-2-10所示。个位采用CT74192构成十进制加计数器，进位输出作为10位的计数输入信号。10位采用反馈置零的方法将十进制计数器CT74192变为六进制计数器。两级电路组合成1位60进制计数器。同样，用CT74192经反馈置零法构成的24进制计数器如图3-2-11所示。
（1）74ls192介绍 74192是双时钟的十进制可逆计数器。（BCD二进制），下面我们介绍74192引脚图，74192功能表等。 CPU为加计数器时钟入端，CPU为减计数器入端； LD为预置输入控制端，异步预置； CR为复位输入端，高电平有效，异步清除； CO为进位输出：1001状态后负脉冲输出； BO为借位输出：0000状态后负脉冲输出；
（2）功能表： 
（3）引脚图： 
（4）十、分、秒电路总体结构图 
（5）60进制计数器单元仿真电路图 
电路分析： 由555定时器产生1HZ脉冲作为输入，将74ls192接成60进制计数器，经过74ls248译码后由七段数码管显示出时钟信号，构成了60进制的时钟电路。
（3） 译码、驱动及显示电路 从数字钟计数器输出的信号为8421BCD代码需要经译码变成七段字形代码，用七段数码管显示出来。 七段数码管分共阴、共阳两种，这里选用共阴数码管TOS-5101AE高亮型，相应的译码器采用CT74248 。由于采用静态方式显示，每个数码管必须有一个对应的译码器将8421BCD代码译成七段十进制字形显示信号。1位译码显示电路的原理图如图3-2-12所示。
图3-2-12
2位译码显示电路单元仿真电路图如下图： 
图3-2-12-0
电路分析： 如上图所示，由74LS248芯片以及共阴极七段数码管构成译码显示电路，由74248的ABCD接收计数器的数值经转换后得到七位的七段数码管显示值，由共阴极七段数码管显示最终数值。
（4） 校时电路 在计时开始或计时出现误差时，必须和标准时间校准，这一功能由校时电路完成。校时的方法是给被校的计时电路引入一个超出常规计时许多倍的快速脉冲信号，从而使计时电路快速到达标准时间。例如，将“脉冲”信号分别引到“分”和“时”的脉冲输入端以便快速校准“分”和“时”，电路如图3-2-13所示。 图中，S1、S2用作校时切换，其中S1作校“分”用，S2作校“时”用。当 S1 向右拨时，使秒信号X1经两级与非门送到“分”，实现“分”的快速校准。当S1向左拨时，正常的“分”信号X2经两级与非门送到“分”输入端Y1，即实现正常计时。而S2不与地连接时，“分”信号经两级与非门送到时输入端，实现快速“时”校准，而S2接地时，“时”信号送入“时”输入端Y2，实现正常计时。
图3-2-13 校时电路
（5）整点报时电路 每当时钟电路运行到整点时，要求报时电路能推动扬声器发出与整点数目相等的音响声，例如时钟到达10点，扬声器应响10下。 为了实现这一功能，首先应将整点数目记录下来，然后使报时电路发出与此数目相等的音响声。可以应用两片同步十进制计数器CT74192作减计数，每当整点到来时，将整点数目置入计数器，然后利用“秒”信号作减计数。每次减1时，使音响电路发出一声音响，当计数器减到0时，音响电路的发声次数正好等于整点数目，电路如图3-2-14所示。 图中，“时十位”、“时个位”的代码送到计数器的置数端，当整点计数脉冲到来时，经单稳电路稍延时后产生置数命令，将整点数据置入计数器。这时CT7430输出高电平，秒脉冲通过与门CT7408，定时器产生500Hz左右的音频信号推动扬声器发声，每秒响一次。当计数器减到全零时，各Q端输出全为0，CT7430的输出变为零，与门被封锁，扬声器停止发声。
图3-2-14 整点报时电路 （6）可控制编程顺序控制器 时间顺序控制器是以时钟作控制信号，定时启动执行机构按一定的时间节拍工作，实验可用发光二极管LED的亮和灭代替执行机构，例如用5个LED表示某工艺过程的5道工序，实现如下的顺序控制： 8：30开始→工序1（1min）→工序2（2min）→工序3（1min）→工序4（2min）→工序5（1min）→停止 采用时钟电路和存储器27256实现上述功能要求。即以存储器每个单元的数据表示工作状态，例如用D0~D4表示工序1~工序5，当其中某位数据D为0时，表示该工序不工作，反之为1则工作。以时钟信号作存储器的地址信号，即“时十位”的Q2Q1Q0对应地址信号A0A1A2，“时个位”的Q3Q2Q1Q0对应地址信号的A3A4A5A6…，据此可得时间顺序如表3-2-3所示。 执行过程是以时钟信号为存储器地址信号，读出存储器中的数据送到执行机构。例如，当时钟运行到8：30分时，相应存储单元的数据D0输出1，推动相应的LED发亮，即表示执行第一道工序，持续1min（分钟）后，D0变为0而D1变为1，因而LED0熄灭WR而LED1发亮，即表示由工序1转为工序2，一次类推。若生产工艺变化，只需修改存储器的存储内容。图3-2-15为存储器电路，其中存储器使用RAM62256是为调试方便，在调试成功后再将数据写入到EPROM27256中。 图中，RAM62256是32K的随机存储器，15条地址线A14~A0分别接时间信号的“分个位”、“分十位”、“时个位”和“时十位”。8条数据线D7~D0作数据写入和数据读出，由读写信号RD、WR控制，当S和上时，WR有效，数据写入存储器RAM，写入的内容由S7~S0设定。当S打开时，读信号RD有效，将时钟信号所指单元的数据读出，若数据中某位为1，如D0为1，则相应的LED0发亮，表示该工序的执行机构启动。改变时间信号则读出其他单元的内容，则外设的工作情况随之改变。如果生产工艺变化，可以方便的进行数据修改。这里使用的存储器为15条地址线，其数目正好等于时钟信号数，因而时钟信号线与存储器地址线可直接相连 。 2、整机电路 在单元电路设计完成后，将各部分电路合理安排，相互连接，构成一张布局合理、结构匀称、阅读方便及整齐规范的总原理图。 它是安装、调试及维修的依据。自动打铃电路的总原理图见图3-2-8
3、安装调试 作为课程设计，一般采用面包板接插或通用印制电路板焊接，保证可靠性是至关重要的，普通现象是安装完毕后并不按预定要求动作，可依据下列步骤查找。 - 进行错误定位 整机电路是由单元电路组成的，出问题的只可能是其中的一部分货几部分，根据错误的现象，通过观察、触摸及仪表测试，判断出问题所在的部分称之错误定位。有时可以把整机各部分之间的信号线断开，逐级进行查找，或者在安装时就先检测各部分功能，确信正确后再进行相互连接。
- 具体错误的查找 在错误定位后，已把问题缩小到某一部分，然后可按下列次序检查。
- 原理图是否正确；
- 接线是否符合图纸要求，接线是否这段；
- 是否有短路现象；
- 是否有开路现象；
- 接插点、焊点是否牢靠；
- 芯片及元件有否损坏，方向、极性是否正确；
- 有否超出元件的负载能力；
- 问题是否来自干扰。
查出问题后，对症下药予以排除。通电实验前，最好用万 表测试一下电路板上电源的正负极之间的电阻，确信无短路现象方可通电调试。 上述课题在通电正常后，安下列三个步骤调试： 1）、RAM清零； 2）、编程写入； 3）、校准实时时钟，观察自动响铃是否正确。
四、元器件清单 本电路设计简洁、实用，大部分模块单元选用集成运放电路。在时基电路中采用集成NE555, 在时间计数器电路中采用集成芯片CT74192，在译码、驱动及显示电路中采用集成芯片74LS248。如此设计使得电路外围结构简单，体积小巧精致，且较好的结合了各运放的优良性能，使电路能满足各项指标。现介绍各芯片列表如下：
五、设计方案总结
实验过程中遇到的问题及解决方法：
① 元器件的选择不存在问题。
② 七段显示器与驱动器连接的测量时， 有时有些数字显示断开、 不完整。 原因可能是数码管引脚接触不良，或者是通关数码管的电流过大 需 要接入排阻。 在接电路时译码管的电源和接地的没接， 直接导致译码 管无法工作，数码管无数字显示。
③ 时间计数电路的连接与测试 仔细的连接电路是非常重要的，不要忘了电源和接地的引脚连接线。 测试时秒 计数显示无法进位、跳动还较快，无法进位是因为在 74LS08D 集成管的输入输出弄错引脚， 跳动较快是因为把 4060BP 和 74LS74D 的接线引脚接在了 4060BP 的 2 引脚。 经检查发现接线错误 调整后，时间秒显示正常。
④ 校正电路 校正时有时单独校正分，时会跟着调动，原因是分与时的进位接线没 断开。
六、心得体会
通过这次实训，让我们更加了解了各种集成块的应用，也对其中一 些集成块的用途有了一定的了解。实训对于我们的动手设计能力也是一 种提高，细心，认真在其尤其重要。对于一些容易遗漏的引脚，如电源， 接地引脚特别要注意。 该电路的设计让我对数字钟的设计有了一定的了解。我知道了如何 设计出 1HZ 的信号，也对时分秒的设计有了一定的了解。并且在实际电 路一般步骤为由数字钟系统组成框图按照信号的流向分级安装，逐级级 联，这里的每一级是指组成数字钟的各功能电路。级联时如果出现时序 配合不同步，或尖峰脉冲干扰，引起逻辑混乱，可以增加多级逻辑门来 延时。经过联调并纠正设计方案中的错误和不足之处后，再测试电路的逻辑功能是否满足设计要求。 最后画出满足设计要求的总体逻辑电路图。
完整的Word格式文档51黑下载地址(内含清晰大图)：
可编程时钟控制器的设计 - (2).doc
(430.5 KB, 下载次数: 12)
| 
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
收藏
淘帖
顶
踩
