找回密码
 立即注册

QQ登录

只需一步,快速开始

搜索
查看: 873|回复: 1
收起左侧

verilog编程,晶振40m,当检测输入信号的上升沿 求帮助

[复制链接]
ID:519375 发表于 2019-4-23 10:49 | 显示全部楼层 |阅读模式
verilog编程,晶振40m,当检测输入信号的上升沿,输出一个50us的延时,在延时期间检测到输入信号的上升沿不增加延时时间
回复

使用道具 举报

ID:519375 发表于 2019-4-23 10:50 | 显示全部楼层
求大神指点哈
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

小黑屋|51黑电子论坛 |51黑电子论坛6群 QQ 管理员QQ:125739409;技术交流QQ群281945664

Powered by 单片机教程网

快速回复 返回顶部 返回列表