关于lattice FPGA pin脚分配问题

ID:366194 · 发表于 2019-6-29 18:10

各位大神，我再diamond上写的一个FPGA流水灯程序，在分配clk的pin脚时，显示N/A，各位大神知道是怎么回事吗？谢谢。
flashed是顶层模块

module flashed(clk, rst, led);

      input clk, rst;
      output[7:0]led;
      reg[2:0]cnt;
      wire clk1h;

      decode38 u1(.sw(cnt), .led(led));
      divide #(.WIDTH(32), .N(12000000)) u2(.clk(clk), .rst_n(rst), .clkout(clk1h));

      always@(posedge clk1h or negedge rst)
            if(!rst)
                     cnt <= 0;
            else
                     cnt <= cnt + 1;

endmodule

ID:94031 · 发表于 2019-6-30 08:25

FPGA有专门的clk脚，不是随便哪个脚都可用来做clk脚。

ID:366194 · 发表于 2019-6-30 19:17

xuyaqi 发表于 2019-6-30 08:25
FPGA有专门的clk脚，不是随便哪个脚都可用来做clk脚。

是的，找到原因了，谢谢。

帐号		自动登录	找回密码
密码			立即注册