各位大神，我再diamond上写的一个FPGA流水灯程序，在分配clk的pin脚时，显示N/A，各位大神知道是怎么回事吗？谢谢。
flashed是顶层模块
module flashed(clk, rst, led);
input clk, rst;
output[7:0]led;
reg[2:0]cnt;
wire clk1h;
decode38 u1(.sw(cnt), .led(led));
divide #(.WIDTH(32), .N(12000000)) u2(.clk(clk), .rst_n(rst), .clkout(clk1h));
always@(posedge clk1h or negedge rst)
if(!rst)
cnt <= 0;
else
cnt <= cnt + 1;
endmodule |
