设为首页收藏本站

开启辅助访问切换到宽版

热门： 51单片机 | 24小时必答区 | 单片机教程 | 单片机DIY制作 | STM32 | Cortex M3 | 模数电子 | 电子DIY制作 | 音响/功放 | 拆机乐园 | Arduino | 嵌入式OS | 程序设计

»论坛 › 嵌入式/单片机论坛 › 24小时必答区 › FPGA里的VHDL代码如果在一个process里面出现clear同时为 ...

发新帖

查看: 1461|回复: 0

收起左侧

FPGA里的VHDL代码如果在一个process里面出现clear同时为同步和异步的情况，如何改?

ID:653897 发表于 2019-12-2 00:19 | 显示全部楼层 |阅读模式

FPGA里的VHDL代码中，如果在一个process里面出现clear同时为同步和异步的情况，应该怎么修改？如题

回复

使用道具举报

发新帖

小黑屋|51黑电子论坛 | 管理员QQ:125739409;技术交流QQ群281945664

Powered by 单片机教程网

快速回复 返回顶部 返回列表