找回密码
 立即注册

QQ登录

只需一步,快速开始

搜索
查看: 1242|回复: 0
打印 上一主题 下一主题
收起左侧

这段Verilog串口通信代码,不太明白valid和ready为什么要这样设置

[复制链接]
跳转到指定楼层
楼主
always@(posedge clk or negedge rst_n)
begin
        if(rst_n == 1'b0)
                begin
                        tx_data_ready <= 1'b0;
                end
        else if(state == S_IDLE)
                if(tx_data_valid == 1'b1)
                        tx_data_ready <= 1'b0;
                else
                        tx_data_ready <= 1'b1;
        else if(state == S_STOP && cycle_cnt == CYCLE - 1)
                        tx_data_ready <= 1'b1;
end
这是串口通信发送模块中的一段代码,不太明白这里的valid和ready为什么要这样设置,valid和ready要同时有效才能发送数据,感觉这样不是一直是相反的吗?


分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖 顶 踩
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

手机版|小黑屋|51黑电子论坛 |51黑电子论坛6群 QQ 管理员QQ:125739409;技术交流QQ群281945664

Powered by 单片机教程网

快速回复 返回顶部 返回列表