VHDL DDS正弦信号发生器设计

ID:678291 · 发表于 2020-1-1 14:35

一、设计原理和方法
正弦信号发生器的结构由 3 部分组成，如图 2-1 所示。6 位计数器或地址发生器、数据
ROM 和 D/A0832。性能良好的正弦信号发生器的设计要求此 3 部分具有高速性能，且数
据 ROM 在高速条件下，占用最少的逻辑资源，设计流程最便捷，波形数据获得最方便。顶
层文件 SINGT.VHD 在 FPGA 中实现，包含 2 个部分：ROM 的地址信号发生器和存储正弦
数据的 ROM。ROM 由 LPM_ROM 模块构成，设计简便并且可以达到最优。地址发生器的
时钟 CLK 的输入频率 f。与每周期的波形数据点数（在此选择 64 点），以及 D/A 输出的频
率 f 的关系是：f=fo/64。
二、设计任务及要求
1.设计任务:
利用实验箱上的 D/A 转换器和示波器设计正弦波发生器，可以在
示波器上观察到正弦波。
2.设计要求:
（1）设计一个输出频率为 1KHZ 的正弦波。
（2）连接实验箱上的 D/A 转换器和示波器，观察正弦波波形。
2三、设计方案
（1）设计能存储数据的 ROM 模块，将正弦波的正弦信号数据存储在在 ROM 中，通过地
址发生器读取，将正弦波信号输入八位 D/A 转化器，在示波器上观察波形。
（2）用 VHDL 编写正弦波信号数据，将正弦波信号输入八位 D/A 转化器，在示波器上观
察波形。
图 1 设计框图
四、实现步骤
1.定制 ROM
ROM 的数据位选择为 8 位，数据数选择 128 个。利用
megawizard plug-in manager 定制正弦信号数据 ROM 宏功能块，并将上面的波形
数据加载于此 ROM 中。如图 2 所示。
图 2 ROM 存储的数据
32.设计顶层
顶层设计主要是通过编写 VHDL 语言或设计原理图用于产生计数信号和调用
ROM 存储的数据并输出。

帐号		自动登录	找回密码
密码			立即注册