引言
1 功能介绍
1.1 主要功能介绍
1.2 扩展功能介绍
2 设计说明
3 主要元器件及其芯片介绍
3.1 主要元器件芯片图
3.2 计数器74LS192介绍
3.3 NE555介绍
3.4 锁存器74LS175介绍
3.5 译码器74LS47介绍
4 设计思路
5 设计原理及过程
5.1 总体方案设计
5.2 单元模块设计
5.2.1抢答器控制端设计
5.2.2时钟发生信号
5.2.3倒计时设计
5.2.4控制电路和报警电路设计
6 智力竞赛抢答器仿真结果
7 PCB图制作
8 抢答器实物
9 设计总结
本设计是根据实习要求进行智力竞赛抢答器的设计，首先根据设计要求画出了抢答器的系统框图，然后分模块对抢答器进行原理图设计，并用Multisim软件进行电路仿真，确定没有问题后再用Altium Designer Winter软件进行PCB电路板的绘制，根据电路图对设计进行制作，焊接元件，最后进行调试测试。此设计报告包括了电路的设计和制作，并提出了一些设计的改进想法，总结了自己的不足。 1 功能介绍 1.1 主要功能介绍（1） 抢答器最多可供4名选手参赛，编号为1～4号，各队分别用一个按钮（分别为S1、S2、S3、S4）来实现抢答，并设置一个系统清零和抢答控制开关S5,限时抢答开关S6，由主持人控制。 （2）抢答器具有数据锁存功能,并将锁存数据用LED数码管显示出来，直到主持人清零。 （3）开关S5作为清零及抢答控制开关（由主持人控制），当开关S5被按下时允许抢答,当开关S5松开后则抢答电路清零。输入抢答信号由抢答按钮开关S1、S2、S3、S4实现。 （4）有抢答信号输入（开关S1、S2、S3、S4中的任意一个开关被按下）时，并显示出相对应的组别号码。此时再按其他任何一个抢答器开关均无效，数码管显示器依旧“保持” 第一个开关按下时所对应的状态不变。 1.2 扩展功能介绍（1）抢答器具有定时抢答的功能，且一次抢答的时间为30秒。当节目主持人启动“开始抢答”键S6后，要求定时器立即减计时，并用显示器显示。 （2）参加选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器上显示选手的编号，并保持到主持人将系统清零为止。 （3）如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，封锁输入电路，禁止选手超时后抢答，时间显示器上显示0。 （4）每次有选手抢答或主持人操作按键以及倒计时都有相应的声光提示。 2 设计说明 如下图所示，为抢答器的逻辑框图。它主要由输入电路、锁存判断电路、声光显示电路、计时电路和数码显示电路等组成。抢答时，当抢先者按下面前的按钮时，输人电路立即输出一抢答信号，经判别电路后，输出响应信号去驱动声光显示电路。声响电路和计时电路以及时钟的输入信号是由555多谐振荡电路产生的脉冲信号来提供。 图2.1 数字抢答器系统框图 3 主要元器件及其芯片介绍 3.1 主要元器件芯片图
图3.1 元器件芯片图
3.2 计数器74LS192介绍74LS192具有下述功能：74LS192是双时钟方式的十进制可逆计数器。 （1）异步清零：CR=1，Q3Q2Q1Q0=0000 （2）异步置数：CR=0，LD=0，Q3Q2Q1Q0=D3D2D1D0 （3）保持： CR=0，LD=1，CPU=CPD=1,Q3Q2Q1Q0保持原态 （4）加计数：CR=0, LD=1，CPU=CP，CPD=1，Q3Q2Q1Q0按加法规律计数 （5）减计数：CR=0, LD=1，CPU=1，CPD= CP，Q3Q2Q1Q0按减法规律计数 注：CPU为加计数时钟输入端，CPD为减计数时钟输入端。 LD为预置输入控制端，异步预置。 CR为复位输入端，高电平有效，异步清除。 CO为进位输出：1001状态后负脉冲输出 BO为借位输出：0000状态后负脉冲输出。 表3.1 74LS192真值表
3.3 NE555介绍NE555是属于555系列的计时IC的其中的一种型号，其主要特点如下： （1）只需简单的电阻器、电容器，即可完成特定的振荡延时作用。其延时范围极广，可由几微秒至几小时之久。 （2）它的操作电源范围极大，可与TTL，CMOS等逻辑电路配合，也就是它的输出电平及输入触发电平，均能与这些系列逻辑电路的高、低电平匹配。 （3）其输出端的供给电流大，可直接推动多种自动控制的负载。 （4）它的计时精确度高、温度稳定度佳，且价格便宜。 3.4 锁存器74LS175介绍74LS192具有下述功能：74LS175为四D触发器。 （1）CLP：时钟输入端（上升沿有效） （2）CLR：清除端（低电平有效） （3）1D～4D：数据输入端 （4）1Q～4Q：数据输出端 （5）1Q＾～4Q＾：数据互补输出端
表3.2 74LS175真值表 | | |  Q | | | 注：CLR为控制端，低电平有效，当为有效电平时锁存器停止工作 |
3.5 译码器74LS47介绍74LS47具有下述功能：74LS47为七段数码管驱动器 (1)LT：试灯输入，是为了检查数码管各段是否能正常发光而设置的。当LT=0时，无论输入A3 ，A2 ，A1 ，A0为何种状态，译码器输出均为低电平，也就是七段将全亮,若驱动的数码管正常，是显示8。 (2)BI：灭灯输入，是为控制多位数码显示的灭灯所设置的。当BI=0时，不论LT和输入A3 ，A2 ，A1，A0为何种状态，译码器输出均为高电平，使共阳极数码管熄灭。 (3)RBI：灭零输入，它是为使不希望显示的0熄灭而设定的。当对每一位A3=A2=A1=A0=0时，本应显示0，但是在RBI=0作用下，使译码器输出全为高电平。其结果和加入灭灯信号的结果一样，将0熄灭。 (4)RBO：灭零输出，它和灭灯输入BI共用一端，两者配合使用，可以实现多位数码显示的灭零控制。 表3.3 74LS47真值表 
4 设计思路 接通电源后，主持人将开关拨到″清除″状态，抢答器处于禁止状态，主持人将开关置于开始状态，宣布"开始"抢答器工作，选手可按相应按键进行抢答。定时器倒计时，选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器和发光二极管提示。当一轮抢答之后，定时器停止、禁止二次抢答。 如果再次抢答必须由主持人再次操作"清除"和"开始"状态开关。 5 设计原理及过程 5.1 总体方案设计（1）主持人有开始键和复位键（为同一个电键），按下开始键后才能开始抢答，否则无效。 （2）用数码管显示，正常抢答后显示抢到的队号，同时扬声器和发光二极管开始报警。 （3）如果30秒内没有抢答，则说明该题超时作废。 （4）复位键用于恢复超时状态，时间清零，抢答显示器也同时复位。 5.2 单元模块设计 5.2.1抢答器控制端设计 电路选用锁存器74LS175来完成。该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）；二是禁止其他选手按键，其按键操作无效。工作过程：开关自下而上，分别是S1,S2,S3S4,S5，S5是控制清零端，当S5断开时，抢答模块74LS175的CLR端置0，使整个模块处于禁止工作状态；当S5闭合时，抢答器处于等待工作状态，当有选手将抢答按键按下时（如按下S4），输出经74LS175锁存器接到七段显示电路处于工作状态，4Q3Q2Q1Q=0100,经译码显示为“4”。此外，CLK＝0，使74LS175锁存器处于禁止状态，封锁其他按键的输入，确保不会出二次按键时输入信号，保证了抢答者的优先性。如有再次抢答需由主持人将S5开关重新置“清零”然后才可能进行。 
图5.1 抢答器电路仿真图 
图5.2 抢答器清零 5.2.2时钟发生信号 时钟发生信号由555构成的多谢振荡电路来产生，电阻R1、R2和电容C1构成定时电路。定时电容C1上的电压UC作为高触发端TH（6脚）和低触发端TL（2脚）的外触发电压。放电端D（7脚）接在R1和R2之间。电压控制端K（5脚）不外接控制电压而接入高频干扰旁路电容C2（0.01uF）。直接复位端R（4脚）接高电平，使NE555处于非复位状态。 多谐振荡器的振荡周期T和振荡频率f分别为 T=Th+Tl=（R1+2R2）×C1×ln2 (1) f=1/T=1/[（R1+2R2）×C1×ln2] (2)
图5.3 时钟信号发生电路 5.2.3倒计时设计 由节目主持人对定时时间电路进行控制，闭合电键对计时器进行清零复位，打开电键开始倒计时。计数器的时钟脉冲由秒脉冲电路提供。该部分主要由555定时器秒脉冲产生电路、十进制减法计数器74LS192、和1个7段数码管即相关电路组成。具体电路如图3所示。一块74LS192实现减法计数，显示到数码管上，其时钟信号由时钟产生电路提供。74LS192的预置数控制端实现预置数，当有人抢答时，停止计数；如果没有人抢答，且倒计时时间到时， 输出低电平到时序控制电路，之后选手抢答无效。第一片74LS192构成二进制减法计数器，当主持人关闭电键时，置数端接地，因为置数端低电平有效，所以第一片74LS192芯片根据输入端置为数1，第二片74LS192芯片构成十进制计数器且通过借位输入端与第一片相连接且随电键关闭置为数0。至此完成清零复位功能。当主持人打开电键时，第二片通过借位端向第一片芯片借位，第一片74LS192芯片从1变为0，第二片74LS192芯片完成十进制减法功能，从而实现30秒倒计时功能。555定时器产生秒脉冲，通过输出端上升沿脉冲与第一片74LS192芯片借位端相与之后的结果触发第二片74LS192芯片。
图5.4 定时时间电路仿真图（复位）
图5.5 定时时间电路仿真图(开始计时)
5.2.4控制电路和报警电路设计 由555 芯片构成多谐振荡电路 ,555 的输出信号控制时序。控制电路包括时序和报警两个电路 ,如图5所示。控制电路需具有以下几个功能：当有人抢答成功时或者限时抢答时间到时报警电路输入端为高电平，同时三极管处于放大状态，此时555芯片产生的秒脉冲通过三极管输入到喇叭和发光二级管中，从而达到报警效果；其它情况时，三极管非正常工作，同时喇叭输入端接地，所以报警电路停止工作。
图5.6 报警系统电路仿真图 6 智力竞赛抢答器仿真结果 按照总体电路图在仿真软件Multisim上一一选择芯片并进行连接，然后启动开关观察。我们对设计出的电路进行Multisim仿真。我们将各部分电路在Multisim上连接好后，为各个电阻和电容选取适当值，为各个开关设置好适当的键盘打开数值，然后打开开关，即可根据显示器上显示的数字来判断电路设计是否成功。 
图6.1 智力竞赛抢答器电路仿真图 7 PCB图制作 图7.1 智力竞赛抢答器PCB原理图 图7.2 智力竞赛抢答器PCB图
8 抢答器实物 图8.1 抢答器实物图 9 设计总结 本设计报告详细介绍了抢答器的设计原理，设计方案以及抢答器的功能。这种抢答器主要是基于74系列集成芯片，成本较低，且基本能够满足抢答要求。但是仍有很多不足之处需要改进，我的改进设想和建议如下： 我设计的作品主要是用74系列集成芯片来完成的，在设计的过程中由于芯片的引脚以及芯片数量过多，布线工作不是很方便。有时候会因为某一跟线没有连接好，造成电路的不稳定，甚至无法得到正确的结果，这些都是有待改进的。我的想法是根据单片机原理及相关知识对我的设计进行一些改进。 利用AT89C51单片机及外围接口实现抢答系统，利用单片机的定时器/计数器定时和记数的原理，将软、硬件有机地结合起来，使得系统能够正确地进行计时，同时使数码管能够正确地显示时间。利用单片机进行改进即使在设计完毕交给用户使用后，对系统的功能改进或升级也只是通过改写程序来完成，极大地方便了用户或设计者对电路的更新。 经过这半个多月的努力，在老师和同学的帮助下终于彻底的做完了设计的所有工作。通过这次的设计，我能运用已学的知识解决我在设计中遇到的问题，使自己的动手能力和思考问题的能力得到了很大的提高。在做设计的过程中我查阅了很多的资料，并认真的阅读这些与我的设计相关的资料，从而我的专业涵养得到了提高，知识的储备量也有所增加。 在这次设计中遇到了很多实际性的问题，在实际设计中才发现，书本上理论性的东西与在实际运用中的还是有一定的出入的，所以有些问题不但要深入地理解，而且要不断地更正以前的错误思维。电路设计是一个很灵活的东西，它反映了你解决问题的逻辑思维和创新能力，这才是一个设计的灵魂所在。因此在整个设计过程中大部分时间是用在单元电路的理解和设计上面。很多单元电路是可以借鉴书本上的，但怎样衔接各个单元电路才是关键的问题所在。 这次设计,让我受益匪浅。我对数字电路设计中的逻辑关系等有了更深的认识，温习了以前学的知识，就像人们常说的温故而知新，但在设计的过程中，遇到了很多的问题，有一些知识都已经不太清楚了，但是通过查找一些资料又重新的温习了一下数字电路部分的内容。 通过这次设计我也发现自己的很多不足之处。在设计过程中我发现自己考虑问题很不全面，以至于经过多次修改才得到最终的结果，所掌握的电路应用软件还不够多，我希望自己的这些不足之处能在今后的学习和实践中得到改善。而且，通过这次设计，我懂得了学习的重要性，学会了坚持和努力，这将为以后的学习做出最好的榜样！
以上的Word格式文档51黑下载地址：
| 
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
收藏
淘帖
顶
踩
