74LS190+74LS192四路计时计分数字抢答器电路设计资料

ID:801515 · 发表于 2020-7-11 12:17

抢答器作为一种工具，已广泛应用于各种智力和知识竞赛场合。但抢答器的使用频率校低，且有的要么制作复杂，要么可靠性低，减少兴致。作为一个单位若专购一台抢答器虽然在经济上可以承受，但每年使用的次数极少，往往因长期存放使（电子器件的）抢答器损坏，再购置的麻烦和及时性就会影响活动的开展。目前多数抢答器存在3个不足之处：首先，现场线路连接复杂。因为每个选手位于抢答现场的不同位置，每个选手与控制台之间要有长长的连接线。选手越多，连接线就越多、越乱，这些连接线不仅影响了现场的美观，而且降低了抢答器的可靠性，增加了安装的难度，甚至影响了现场人员的走动。其次，电路复杂。因为简单逻辑电路只完成号码处理、计时、数据运算等功能，其它功能如选手号码的识别、译码、计分显示等仍只能通过数字集成电路完成。采用简单逻辑电路扫描技术识别选手抢按号码时，电路的延迟时间较大，最后导致容易出现选手抢按成功现象。

（1）主持人按"抢答开始"键，会有提示音，并立刻进入抢答倒计时，如有选手抢答，会有提示音，并会显示其号数并立刻进入回答倒计时，不进行抢答查询，所以只有第一个按抢答的选手有效。

（2）如倒计时期间，主持人想停止倒计时可以随时按"停止"按键，系统会自动进入准备状态，等待主持人按"抢答开始"进入下次抢答计时。

（3）抢答开始后可以实现加减分功能

（4）抢答开始后，计时功能开启。

二、电路设计原理

如下图所示为总体方框图。其工作原理为：接通电源后，主持人将开关按下即为“清零”状态，清零指示灯灭，抢答器处于禁止状态，编号显示器灭灯；主持人将开关断开即为“开始”状态，宣布“开始”，指示灯亮，抢答器工作，当有人抢答时，蜂鸣器发出声响并且灯不断闪烁。选手进行抢答时，抢答器将完成：优先判断、编号锁存、编号显示、蜂鸣器鸣叫及灯闪烁的提示等操作。当一轮抢答之后，禁止二次抢答。如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。

具体的说明如下：

1、抢答器按钮就是改变输入的电平信号，从原理图可以看出这里设计的是是低电平有效。

2、优先编码电路用来把输入的高低电平信号编码，74LS148优先编码器及8—3编码器，输出3位2进制数，以代表不同的低电平信号。

3、锁存器用的是D触发器，因为D触发器结构和功能都比较简单，方便使用。D触发器使用4个，第四个除用来输出2进制数的最高位外，还用于控制信号的锁定，即触发或锁定触发器的工作状态。

4、数码显示器用带译码功能的数码管。使用简单、方便。

5、主持人控制开关就是一个开关，用来清零和开始工作，设置了一个指示灯，当指示灯亮表示开始，灭了表示开关闭合主持人清零。

6、控制电路，除了第四个D触发器和主持人的开关外，还需要4个抢答器按钮组成的4输入与非门和第四个触发器用一个与门共同组成一个控制电路来控制信号的传输和锁定。

7、报警显示电路，用一个蜂鸣器和一个灯作为报警信号，所以选择一个LED灯来表示信号的锁定。为了使更明显一些，给LED灯加了个连续脉冲信号，以使灯能够按我们需要的频率一闪一闪。

8.计时电路：采用74LS190D减法计数电路、74LS48译码电路和2个7段数码管即相关电路组成。完成的功能是当主持人按下开始抢答按钮后，进行20s倒计时，到0s时倒计时指示灯亮。当有人抢答时，计时停止。两块74LS192 实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供。74LS192的预置数控制端实现预置数30s，计数器的时钟脉冲由秒脉冲电路提供。按键弹起后，计数器开始减法计数工作，并将时间显示在共阴极七段数码显示管上，当有人抢答另外，还用到一些其他的与非门和或非门，都是一些实验室常用的器件。

9.计分电路

计分电路共有四组，结构一致，使用74LS192加减计数器构成记分器。通过两个开关J7和J8控制加分或者减分。

三、器件及单元模块

1.抢答按钮的设计

选用4个可弹起按钮作为抢答按钮。如下图所示：

2.优先编码电路设计

采用74LS148优先编码器作为编码电路。74LS148编码器引脚图及功能表如下：

74LS148功能表

优先编码器是数字系统中实现优先权管理的一个重要逻辑部件。一般编码器的输入端只能有一个为有效信号，才能进行编码。优先编码器的各个输入不是互斥的，它允许多个输入端同时为有效信号。优先编码器的每个输入具有不同的优先级别，当多个输入信号有效时，它能识别输入信号的优先级别，并对其中优先级别最高的一个进行编码，产生相应的输出代码。

输入端：

~

输出端： A0~A2（低电平有效）

使能输入端：低电平有效

EO使能输出端：当

=0时，EO=1表示有有效信号输入

扩展输出端：

=0时，表示编码器工作，

=1时表示编码器不工作

3. 锁存器

此设计电路选用D触发器作为锁存器电路。D触发器的逻辑功能表如下所示：

D触发器的特性表

CP	D	Qn	Qn+1
X	X	Qn	Qn+1
0→1	0	0	0
0→1	0	1	0
0→1	1	0	1
0→1	1	1	1

D触发器具有在时钟脉冲上升沿或下降沿触发的特点，当时钟脉冲上升沿或下降沿时刻，输入端D的值传输到输出端。

4.数码显示器

数码显示器用带译码功能的4线的七段显示数码管：

功能表如下：

数字	4	3	2	1
0 1 2 3 4 5 6 7 8 9	0 0 0 0 0 0 0 0 1 1	0 0 0 0 1 1 1 1 0 0	0 0 1 1 0 0 1 1 0 0	0 1 0 1 0 1 0 1 0 1

5.控制电路

控制电路由触发器和输入信号一起控制电路的工作。

原理：如上图所示，4个触发器的置数端都置为高电平，这样在开始工作时触发器的Q非端为1，当输入信号有高电平信号时，通过与门触发器开始工作，经过触发器将信号传输到显示数码管，而第4个触发器Q非端变为低电平，返回到与门锁定触发器的状态，这样将信号锁住，其他按钮信号就将不会显示。

6.报警显示电路

实验选择灯来表示信号的锁定。

综上来说，电路可分为三个主要模块：编码模块、信号锁定模块和显示模块。下面分别对三个模块进行说明和仿真。

7.倒计时电路

十进制同步加减计数器74LS192减法计数电路、2个7段数码管即相关电路组成。完成的功能是当主持人按下开始抢答按钮后，进行20s倒计时，到0s时倒计时指示灯亮。当有人抢答时，计时停止。两块74LS192 实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供。74LS192的预置数控制端实现预置数20s，计数器的时钟脉冲由秒脉冲电路提供。按键弹起后，计数器开始减法计数工作，并将时间显示在共阴极七段数码显示管上.

8.计分电路

计分电路共有四组，结构一致，使用74LS192加减计数器构成记分器。通过两个开关J7和J8控制加分或者减分。