这是之前做的关于3-8译码器的cadence版图，
根据3-8译码器可以退出2-4译码器、4-16译码器等等。
从译码器的电路图组成和各个部分都有图片介绍，
关于最后的版图仿真我没有跑。
其中可能有一些我没有注意到的错误，请大家多多指教。
一、基于CMOS工艺的3线-8线译码器电路设计 1. 真值表
2. 电路原理图
图 2.1 3-8译码器电路原理图
其中与门的原理图和封装图如下 将文件类型选为schematic，在此类型中画出的就是原理图。
图2.2 与门电路原理图
在原理图中完成封装：在原理图页面左上角的design中
图2.3 与门封装图
非门原理图和封装图如下
图 2.4 与门原理图
图2.5 与门封装
3-8译码器的封装
图 2.6 3-8译码器的封装
二、CMOS工艺的3线-8线译码器的电路功能仿真 3-8译码器的电路仿真配置图 在电路仿真中注意各个原件的数值，数值不正确可能导致仿真不成功。
图 3.1 3-8译码器仿真图
仿真波形图
图 3.2 3-8译码器波形图
三、CMOS工艺的3线-8线译码器版图绘制 首先将与门和非门的版图画出，然后再复制或者调用与门和非门来完成3-8译码器的版图绘制。 非门、与门的版图如下
图3.1 非门的版图
图 3.2 与门的版图
3-8译码器的版图
图 3.3 3-8译码器的版图
其中有一些步骤可能有些省略，如果有机会将会完善，谢谢。 | 
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
收藏
淘帖
顶
踩
