数字电路时钟+仿真+演示ppt
仿真原理图如下（proteus仿真工程文件可到本帖附件中下载）
设计思路：数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。本次设计采用CD4060与CD4013组成秒脉冲信号，通过计数器、译码器、数码管可实现时间的显示。
CD4060:与电阻、电容、石英晶体共同组成振荡器。
CD4013：经过分频输出1Hz的基准秒信号。
CD4518：加法计数器。
CD4511：译码器。
译码及驱动显示电路
采用半导体数码管,用发光二级管组成的字形来显示数字.半导体数码管有共阳极和共阴极两种类型.共阳极数码管的七个发光二极管的阳极接在一起,而七个阴极则是独立的.共阴极数码管与共阳极数码管相反,七个发光二极管的阴极接在一起,而阳极是独立的。当数字钟的计数器在CP脉冲作用下，按60秒为1分、60分为1小时，24小时为一天的技术规律计数时就应将其状态显示成清晰的数字信号。这就需要将计数器的状态进行译码并将其显示出来。译码显示电路：4511、七段显示数码管的外部引线排列如下图所示。
校正时间的方法是：首先截断正常的计数通路，然后再进行人工触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。根据要求，数字钟应具有分校正、时校正和秒校正功能，因此，应截断分个位、时个位、秒个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中，所示为设计的校时电路。
LT：它主要用来检测数码管是否损坏。3号引脚是测试输入端，当BI=1，LT=0 时，译码输出全为1，不管输入状态如何，七段均发亮，显示“8”。
BI：4号引脚是消隐输入控制端，当BI=0 时，不管其它输入端状态如何，七段数码管均处于熄灭（消隐）状态，不显示数字。 LE：锁定控制端，当LE=0时，允许译码输出。 LE=1时译码器是锁定保持状态，译码器输出被保持在LE=0时的数值。
CD4511
LT：它主要用来检测数码管是否损坏。3号引脚是测试输入端，当BI=1，LT=0 时，译码输出全为1，不管输入状态如何，七段均发亮，显示“8”。
BI：4号引脚是消隐输入控制端，当BI=0 时，不管其它输入端状态如何，七段数码管均处于熄灭（消隐）状态，不显示数字。 LE：锁定控制端，当LE=0时，允许译码输出。 LE=1时译码器是锁定保持状态，译码器输出被保持在LE=0时的数值。
CD4518
CD4518采用并行进位方式，只要输入一个时钟脉冲，计数单元Q0翻转一次；当Q0为1，Q3为0时，每输入一个时钟脉冲，计数单元Q1翻转一次；当Q0=Q1=1时，每输入一个时钟脉冲Q2翻转一次；当Q0=Q1=Q2=1或Q0=Q3=1时，每输入一个时钟脉冲Q3翻转一次。这样从初始状态（“0”态）开始计数，每输入10个时钟脉冲，计数单元便自动恢复到“0”态。若将第一个加计数器的输出端Q3作为第二个加计数器的输入端ENB的时钟脉冲信号，便可组成两位8421编码计数器，依次下去可以进行多位串行计数。
CD4060
脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体振荡器发出的脉冲经过整形、分频获得1Hz的秒脉冲。
CD4060是由一振荡器和14位二进制串行计数器位组成，振荡器的结构可以是RC或晶振电路，CR为高电平时，计数器清零且振荡器使用无效。所有的计数器位均为主从触发器。在CP1(和CP0)的下降沿计数器以二进制进行计数。在时钟脉冲线上使用斯密特触发器对时钟上升和下降时间限制。
CD4013
在电子技术中，N/2(N为奇数)分频电路有着重要的应用，对一个特定的输入频率，要经N/2分频后才能得到所需要的输出，这就要求电路具有N/2的非整数倍的分频功能。 CD4013是双D触发器，在以CD4013为主组成的若干个二分频电路的基础上，加上异或门等反馈控制，即可很方便地组成N/2分频电路。
在此次的数字钟设计过程中，更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。，所以在计数模块上面有以前的经验，设计技术模块很快就得出了正确的结果，虽然跟实验室用得芯片不一样，但原理相同。
下载:
Proteus文件.7z
(480.47 KB, 下载次数: 61)
|
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
收藏
淘帖
顶
踩
