AD铺铜报错问题

ID:689247 · 发表于 2024-8-22 10:46

求助：如图，铺铜铺上不去，还报错，但是这一块啥也没有啊。这是封装有问题么？

报错信息如下：
[Clearance Constraint Violation] TGP_Control.PcbDoc Advanced PCB Clearance Constraint: (6mil < 15mil) Between Pad JK312-3(9593.197mil,8558.391mil) on Multi-Layer And Polygon Region (588 hole(s)) Top Layer 10:36:23 2024/8/22 100

ID:69038 · 发表于 2024-8-23 10:35

要么删除Polygon Region，要么忽略此错误。

帐号		自动登录	找回密码
密码			立即注册


5 黑币	回复本帖可获得 5 黑币奖励! 每人限 1 次