大功率开关电源短路啸叫
相信大家遇到过这种情况，开关电源在满载后突然将电源短路测试，有时候会听到电源有啸叫的情况；或者是在设置电流保护时，当电流调试到某一段位，会有啸叫，其啸叫的声音抑扬顿挫，甚是烦人，究其原因主要为以下：
当输出负载较大,接近电源功率极限时,开关变压器可能会进入一种不稳定状态:前一周期开关管占空比过大,导通时间过长,通过高频变压器传输了过多的能量;直流整流的储能电感本周期内能量未充分释放,经PWM判断,在下一个周期内没有产生令开关管导通的驱动信号或占空比过小;开关管在之后的整个周期内为截止状态,或者导通时间过短;储能电感经过多于一整个周期的能量释放,输出电压下降,开关管下一个周期内的占空比又会大…… 如此周而复始,使变压器发生较低频率(有规律的间歇性全截止周期或占空比剧烈变化的频率)的振动,发出人耳可以听到的较低频率的声音. 同时,输出电压波动也会较正常工作增大.当单位时间内间歇性全截止周期数量达到总周期数的一个可观比例时,甚至会令原本工作在超声频段的变压器振动频率降低,进入人耳可闻 的频率范围,发出尖锐的高频“哨叫”.此时的开关变压器工作在严重的超载状态,时刻都有烧毁的可能——这就是许多电源烧毁前“惨叫”的由来,相信有些用户曾经有过类似的经历. 空载,或者负载很轻时开关管也有可能出现间歇性的全截止周期,开关变压器同样工作在超载状态,同样非常危险.
针对此问题,可通过在输出端预置假负载的方法解决,但在一些“节省”的或大功率电源中仍偶有发生.当不带载或者负载太轻时,变压器在工作时所产生的反电势不能很好的被吸收.这样变压器就会耦合很多杂波信号到你的1.2绕组.这个杂波信号包括了许多不同频谱的交流分量.其中也有许多低频波,当低频波与你变压器的固有振荡频率一致时,那么电路就会形成低频自激.变压器的磁芯不会发出声音.我们知道,人的听觉范围是20--20KHZ.所以我们在设计电路时,一般都加上选频回路.以滤除低频成份.，最好是在反馈回路上加一个带通电路,以防止低频自激.或者是将你的开关电源做成固定频率的即可. 磁环电感的磁导率计算方法
μo是真空中的磁导率4∏*10-7 H/m
μ=μo*μr（磁环磁导率）
我们在工作中有时候会遇到这样的情况：已经知道了铁氧体线圈电感的感量，却不知道里边铁芯的磁导率，如果你抄过板你就知道了！下面提供一种科学的计算方法（取自赵修科老师的著作中）
例如：有一只为止磁导率的磁环线圈，已知内径为d20mm，外径为D40mm，高h为10mm，匝数为40，感量为100uH，求磁环的磁导率
解：磁路的长度为L= 1/2*∏*(d+D)=0.03∏(米)
磁芯截面积：
A=1/2*h*(D-d)=1 cm2=10-4m2
由电感计算公式：L= N2*μo *μr *A/L
μr= 47 H/m（磁环相对真空的磁导率） 反激开关电源
开关电源分为:隔离与非隔离两种形式，在这里主要谈一谈隔离式开关电源的拓扑形式，隔离电源按照结构形式不同，可分为两大类：正激式和反激式。反激式指在变压器原边导通时副边截止，变压器储能。原边截止时，副边导通，能量释放到负载的工作状态，一般常规反激式电源单管 多，双管的不常见。正激式指在变压器原边导通同时副边感应出对应电压输出到负载，能量通过变压器直接传递。按规格又可分为常规正激，包括单管正激，双管正激。半桥、桥式电路都属于正激电路。
正激和反激电路各有其特点，在设计电路的过程中为达到最优性价比，可以灵活运用。一般在小功率场合可选用反激式。稍微大一些可采用单管正激电路，中等功率可采用双管正激电路或半桥电路，低电压时采用推挽电路，与半桥工作状态相同。大功率输出，一般采用桥式电路，低压也可采用推挽电路。
反激式电源因其结构简单，省掉了一个和变压器体积大小差不多的电感，而在中小功率电源中得到广泛的应用。在有些介绍中讲到反激式电源功率只能做到几十瓦，输出功率超过100瓦就没有优势，实现起来有难度。本人认为一般情况下是这样的，但也不能一概而论，PI公司的TOP芯片就可做到300瓦，有文章介绍反激电源可做到上千瓦，但没见过实物。输出功率大小与输出电压高低有关。
反激电源变压器漏感是一个非常关键的参数，由于反激电源需要变压器储存能量，要 使变压器铁芯得到充分利用，一般都要在磁路中开气隙，其目的是改变铁芯磁滞回线的斜率，使变压器能够承受大的脉冲电流冲击，而不至于铁芯进入饱和非线形状态，磁路中气隙处于高磁阻状态，在磁路中产生漏磁远大于完全闭合磁路。
变压器初次极间的偶合，也是确定漏感的关键因素，要尽量使初次极线圈靠近，可采用三明治绕法，但这样会使变压器分布电容增大。选用铁芯尽量用窗口比较长的磁芯，可减小漏感，如用EE、EF、EER、PQ型磁芯效果要比EI型的好。
关于反激电源的占空比，原则上反激电源的最大占空比应该小于0.5，否则环路不容易补偿，有可能不稳定，但有一些例外，如美国PI公司推出的 TOP系列芯片是可以工作在占空比大于0.5的条件下。
占空比由变压器原副边匝数比确定，本人对做反激的看法是，先确定反射电压（输出电压通过变压器耦合反映到原边的电压值），在一定电压范围内反射电压提高则工作占空比增大，开关管损耗降低。反射电压降低则工作占空比减小，开关管损耗增大。当然这也是有前提条件，当占空比增大，则意味着输出二极管导通时间缩 短，为保持输出稳定，更多的时候将由输出电容放电电流来保证，输出电容将承受更大的高频纹波电流冲刷，而使其发热加剧，这在许多条件下是不允许的。
占空比增大，改变变压器匝数比，会使变压器漏感加大，使其整体性能变，当漏感能量大到一定程度，可充分抵消掉开关管大占空带来的低损耗，时就没有再增大占空比的意义了，甚至可能会因为漏感反峰值电压过高而击穿开关管。由于漏感大，可能使输出纹波，及其他一些电磁指标变差。当占空比小时，开关管通过电流有效 值高，变压器初级电流有效值大，降低变换器效率，但可改善输出电容的工作条件，降低发热。如何确定变压器反射电压（即占空比）
接着谈关于反激电源的占空比（本人关注反射电压，与占空比一致），占空比还与选择开关管的耐压有关，有一些早期的反激电源使用比较低耐压开关管，如 600V或650V作为交流220V 输入电源的开关管，也许与当时生产工艺有关，高耐压管子，不易制造，或者低耐压管子有更合理的导通损耗及开关特性，像这种线路反射电压不能太高，否则为使开关管工作在安全范围内，吸收电路损耗的功率也是相当可观的。
实践证明600V管子反射电压不要大于100V，650V管子反射电压不要大于120V，把漏感尖峰电压值钳位在50V时管子还有50V的工作余量。现在 由于MOS管制造工艺水平的提高，一般反激电源都采用700V或750V甚至 800-900V的开关管。像这种电路，抗过压的能力强一些开关变压器反射电压也可以做得比较高一些，最大反射电压在150V比较合适，能够获得较好的综 合性能。
PI公司的TOP芯片推荐为135V采用瞬变电压抑制二极管钳位。但他的评估板一般反射电压都要低于这个数值在110V左右。这两种类型各有优缺点：
第一类：缺点抗过压能力弱，占空比小，变压器初级脉冲电流大。优点：变压器漏感小，电磁辐射低，纹波指标高，开关管损耗小，转换效率不一定比第二类低。
第二类：缺点开关管损耗大一些，变压器漏感大一些，纹波差一些。优点：抗过压能力强一些，占空比大，变压器损耗低一些，效率高一些。
反激电源反射电压还有一个确定因素
反激电源的反射电压还与一个参数有关，那就是输出电压，输出电压越低则变压器匝数比越大，变压器漏感越大，开关管承受电压越高，有可能击穿开关管、吸收电路消耗功率越大，有可能使吸收回路功率器件永久失效（特别是采用瞬变电压抑制二极管的电路）。在设计低压输出小功率反激电源的优化过程中必须小心处理，其 处理方法有几个：
1、 采用大一个功率等级的磁芯降低漏感，这样可提高低压反激电源的转换效率，降低损耗，减小输出纹波，提高多路输出电源的交差调整率，一般常见于家电用开关电源，如光碟机、DVB机顶盒等。
2、如果条件不允许加大磁芯，只能降低反射电压，减小占空比。降低反射电压可减小漏感但 有可能使电源转换效率降低，这两者是一个矛盾，必须要有一个替代过程才能找到一个合适的点，在变压器替代实验过程中，可以检测变压器原边的反峰电压，尽量降低反峰电压脉冲的宽度，和幅度，可增加变换器的工作安全裕度。一般反射电压在110V时比较合适。
3、增强耦合，降低损耗，采用新的技术，和绕线工艺，变压器为满足安全规范会在原边和副 边间采取绝缘措施，如垫绝缘胶带、加绝缘端空胶带。这些将影响变压器漏感性能，现实生产中可采用初级绕组包绕次级的绕法。或者次级用三重绝缘线绕制，取消初次级间的绝缘物，可以增强耦合，甚至可采用宽铜皮绕制。
文中低压输出指小于或等于5V的输出，像这一类小功率电源，本人的经验是，功率输出大于20W输出可采用正激式，可获得最佳性价比，当然这也不是决对的， 与个人的习惯，应用的环境有关系，下次谈一谈反激电源用磁性芯，磁路开气隙的一些认识，希望各位高人指点。
反激电源变压器磁芯在工作在单向磁化状态，所以磁路需要开气隙，类似于脉动直流电感器。部分磁路通过空气缝隙耦合。为什么开气隙的原理本人理解为：由于功率铁氧体也具有近似于矩形的工作特性曲线（磁滞回线），在工作特性曲线上Y轴表示磁感应强度（B），现在的生产工艺一般饱和点在400mT以上，一般此值 在设计中取值应该在200-300mT比较合适、X轴表示磁场强度（H）此值与磁化电流强度成比例关系。磁路开气隙相当于把磁体磁滞回线向X 轴向倾斜，在同样的磁感应强度下，可承受更大的磁化电流，则相当于磁心储存更多的能量，此能量在开关管截止时通过变压器次级泻放到负载电路，反激电源磁芯开气隙有两个作用。其一是传递更多能量，其二防止磁芯进入饱和状态。
反激电源的变压器工作在单向磁化状态，不仅要通过磁耦合传递能量，还担负电压变换输入输出隔离的多重作用。所以气隙的处理需要非常小心，气隙太大可使漏感变大，磁滞损耗增加，铁损、铜损增大，影响电源的整机性能。气隙太小有可能使变压器磁芯饱和，导致电源损坏
所谓反激电源的连续与断续模式是指变压器的工作状态，在满载状态变压器工作于能量完全传递，或不完全传递的工作模式。一般要根据工作环境进行设计，常规反激电源应该工作在连续模式，这样开关管、线路的损耗都比较小，而且可以减轻输入输出电容的工作应力，但是这也有一些例外。
需要在这里特别指出：由于反激电源的特点也比较适合设计成高压电源，而高压电源变压器一般工作在断续模式，本人理解为由于高压电源输出需要采用高耐压的整流二极管。由于制造工艺特点，高反压二极管，反向恢复时间长，速度低，在电流连续状态，二极管是在有正向偏压时恢复，反向恢复时的能量损耗非常大，不利于 变换器性能的提高，轻则降低转换效率，整流管严重发热，重则甚至烧毁整流管。由于在断续模式下，二极管是在零偏压情况下反向偏置，损耗可以降到一个比较低的水平。所以高压电源工作在断续模式，并且工作频率不能太高。
还有一类反激式电源工作在临界状态，一般这类电源工作在调频模式，或调频调宽双模式，一些低成本的自激电源（RCC）常采用这种形式，为保证输出稳定，变 压器工作频率随着，输出电流或输入电压而改变，接近满载时变压器始终保持在连续与断续之间，这种电源只适合于小功率输出，否则电磁兼容特性的处理会很让人头痛
反激开关电源变压器应工作在连续模式，那就要求比较大的绕组电感量，当然连续也是有一定程度的，过分追求绝对连续是不现实的，有可能需要很大的磁芯，非常多的线圈匝数，同时伴随着大的漏感和分布电容，可能得不偿失。那么如何确定这个参数呢，通过多次实践，及分析同行的设计，本人认为，在标称电压输入时，输 出达到50%~60%变压器从断续，过渡到连续状态比较合适。或者在最高输入电压状态时，满载输出时，变压器能够过渡到连续状态就可以了。
反激式开关电源占空比Dmax:
Dmax=e/(e+Vmin)*100%,e是指开关管截止时，初级线圈上的自感电动势，有人称之为反射电压。
e的取值，由Vmin及Dmax决定，一般Dmax取0.4-0.45（为保证磁通复位，Dmax要小于0.5，实际应用要留裕量。
电源PCB板设计全过程
作为PCB工程师，在Lay PCB，应重点注意那些事项？
1、电源进来之后，先到滤波电容，从滤波电容出来之后，才送给后面的设备。因为PCB上面的走线，不是理想的导线，存在着电阻以及分布电感，如果从滤波电容前面取电，纹波就会比较大，滤波效果就不好了。
2、线条有讲究：有条件做宽的线决不做细，不得有尖锐的倒角，拐弯也不得采用直角。地线应尽量宽，最好使用大面积敷铜，这对接地点问题有相当大的改善。
3、电容是为开关器件(门电路)或其它需要滤波/退耦的部件而设置的，布置这些电容就应尽量靠近这些元部件，离得太远就没有作用了。
Lay PCB（电源板）时，结合安规要求，重点注意那些事项？
1、交流电源进线，保险丝之前两线最小安全距离不小于6MM，两线与机壳或机内接地最小安全距离不小于8MM。
2、保险丝后的走线要求：零、火线最小爬电距离不小于3MM。
3、高压区与低压区的最小爬电距离不小于8MM，不足8MM或等于8MM的。须开2MM的安全槽。
4、高压区须有高压示警标识的丝印，即有感叹号在内的三角形符号；高压区须用丝印框住，框条丝印须不小于3MM
5、高压整流滤波的正负之间的最小安全距离不小于2MM
简述设计、开发流程。
1、根据设计制作原理图
2、在原理图编译通过后，就可以产生相应的网络表了
3、制作物理边框(Keepout Layer)
4、元件和网络的引入
5、元件的布局
元件的布局与走线对产品的寿命、稳定性、电磁兼容都有很大的影响，是应该特别注意的地方。一般来说应该有以下一些原则：⑴放置顺序 先放置与结构有关的固定位置的元器件，如电源插座、指示灯、开关、连接件之类，这些器件放置好后用软件的ＬＯＣＫ功能将其锁定，使之以后不会被误移动。再放置线路上的特殊元件和大的元器件，如发热元件、变压器、IC等。最后放置小器件。⑵注意散热 元件布局还要特别注意散热问题。对于大功率电路，应该将那些发热元件如功率管、变压器等尽量靠边分散布局放置，便于热量散发，不要集中在一个地方，也不要高电容太近以免使电解液过早老化。
6、布线
7、调整完善
完成布线后，要做的就是对文字、个别元件、走线做些调整以及敷铜（这项工作不宜太早，否则会影响速度，又给布线带来麻烦），同样是为了便于进行生产、调试、维修。敷铜通常指以大面积的铜箔去填充布线后留下的空白区，可以铺ＧＮＤ的铜箔，也可以铺ＶＣＣ的铜箔（但这样一旦短路容易烧毁器件，最好接地，除非不得已用来加大电源的导通面积，以承受较大的电流才接ＶＣＣ）。包地则通常指用两根地线（ＴＲＡＣ）包住一撮有特殊要求的信号线，防止它被别人干扰或干扰别人。 如果用敷铜代替地线一定要注意整个地是否连通，电流大小、流向与有无特殊要求，以确保减少不必要的失误。
8、检查核对
网络有时候会因为误操作或疏忽造成所画的板子的网络关系与原理图不同，这时检察核对是很有必要的。所以画完以后切不可急于交给制版厂家，应该先做核对，后再进行后续工作。
设计中，PCB 设计与机构设计应如何统一？
限高要求，元器件布局不应导致装配干涉；PCB外形以及定位孔、安装孔等的设计应考虑PCB制造PCB外形和尺寸应与结构设计一致，器件选型应满足结构的加工误差以及结构件的加工误差PCB布局选用的组装流程应使生产效率最高；设计者应考虑板形设计是否最大限度地减少组装流程的问题，即多层板或双面板的设计能否用单面板代替？PCB每一面是否能用
一种组装流程完成?能否最大限度地不用手工焊？使用的插装元件能否用贴片元件代替？选用元件的封装应与实物统一，焊盘间距、大小满足设计要求；元器件均匀分布﹐特别要把大功率的器件分散开﹐避免电路工作时PCB上局部过热产生应力﹐影响焊点的可靠性；考虑大功率器件的散热设计；在设计许可的条件下，元器件的布局尽可能做到同类元器件按相同的方向排列，相同功能的模块集中在一起布置；相同封装的元器件等距离放置，以便元件贴装、焊接和检测；丝印清晰可辨，极性、方向指示明确，且不被组装好后的器件遮挡住。
PCB版材质有那些？开关电源的PCB常用材质有那些？
1、94V-0、94V-2 属于一类阻燃级别材质，而这两种中94V-0又属于阻燃级别材质中最高的一种。
以材质来分的话，其可分为有机材质和无机材质
a. 有机材质 酚醛树脂、玻璃纤维/环氧树脂、Polyimide、BT/Epoxy等皆属之。
b. 无机材质 铝、Copper-invar-copper、ceramic等
2、铝基板PCB
简述材料承认流程
1、对样品进行单体测试,提出“样品测试报告”,对某些需专用仪器测试项目可以厂商测试为参考.对于国外知名品牌晶体半导体类、塑胶件及包装性材料可不作单项测试,但各种类材料样品需有实际性安装及使用测试并以此结果作最终判定中重要依据;
2、使用测试并以此结果作最终判定重要依据,研发部根据样品之测试结果与承认书中规格核对,确定承认书与样品的一致性,并检查承认书内容的完整性;
3、对单测试不合格或承认书不符合要求的材料,要求采购重新提供样品及承认书;
4、对某些关键性材料,在研发部单体测试通过后,由研发部申请小批量试投,生产部主导试投工作,品管部负责试投材料的验证;
5、材料样品承认书及试投(关键性材料)均合格后,加附“材料承认书”封面并做样品封存(塑胶件及包装材料可只作样品封存),由研发部经理批准后发行至相关部门.
如何在设计PCB时增强防静电ESD功能
在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线，能够很好地防范ESD。
来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层；损毁MOSFET和CMOS元器件的栅极；CMOS器件中的触发器锁死；短路反偏的PN结；短路正向偏置的PN结；熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏，需要采取多种技术手段进行防范。
在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线，能够很好地防范ESD。以下是一些常见的防范措施。
尽可能使用多层PCB，相对于双面PCB而言，地平面和电源平面，以及排列紧密的信号线-地线间距能够减小共模阻抗和感性耦合，使之达到双面PCB的 1/10到1/100。尽量地将每一个信号层都紧靠一个电源层或地线层。对于顶层和底层表面都有元器件、具有很短连接线以及许多填充地的高密度PCB，可以考虑使用内层线。
对于双面PCB来说，要采用紧密交织的电源和地栅格。电源线紧靠地线，在垂直和水平线或填充区之间，要尽可能多地连接。一面的栅格尺寸小于等于60mm，如果可能，栅格尺寸应小于13mm。
确保每一个电路尽可能紧凑。
尽可能将所有连接器都放在一边。
如果可能，将电源线从卡的中央引入，并远离容易直接遭受ESD影响的区域。
在引向机箱外的连接器(容易直接被ESD击中)下方的所有PCB层上，要放置宽的机箱地或者多边形填充地，并每隔大约13mm的距离用过孔将它们连接在一起。
在卡的边缘上放置安装孔，安装孔周围用无阻焊剂的顶层和底层焊盘连接到机箱地上。
PCB装配时，不要在顶层或者底层的焊盘上涂覆任何焊料。使用具有内嵌垫圈的螺钉来实现PCB与金属机箱/屏蔽层或接地面上支架的紧密接触。
在每一层的机箱地和电路地之间，要设置相同的“隔离区”；如果可能，保持间隔距离为0.64mm。
在卡的顶层和底层靠近安装孔的位置，每隔100mm沿机箱地线将机箱地和电路地用1.27mm宽的线连接在一起。与这些连接点的相邻处，在机箱地和电路地之间放置用于安装的焊盘或安装孔。这些地线连接可以用刀片划开，以保持开路，或用磁珠/高频电容的跳接。
如果电路板不会放入金属机箱或者屏蔽装置中，在电路板的顶层和底层机箱地线上不能涂阻焊剂，这样它们可以作为ESD电弧的放电极。
要以下列方式在电路周围设置一个环形地：
(1)除边缘连接器以及机箱地以外，在整个外围四周放上环形地通路。
(2)确保所有层的环形地宽度大于2.5mm。
(3)每隔13mm用过孔将环形地连接起来。
(4)将环形地与多层电路的公共地连接到一起。
(5) 对安装在金属机箱或者屏蔽装置里的双面板来说，应该将环形地与电路公共地连接起来。不屏蔽的双面电路则应该将环形地连接到机箱地，环形地上不能涂阻焊剂，以便该环形地可以充当ESD的放电棒，在环形地(所有层)上的某个位置处至少放置一个0.5mm宽的间隙，这样可以避免形成一个大的环路。信号布线离环形地的距离不能小于0.5mm。
数字工程师为何不相信EMC的几个误区
最近参加了IEEE电磁兼容性（EMC）学会的一个本地（西雅图）会议，这并不是我所居住的地方，但我极力向你推荐，在这里你可以了解更多的EMC的基本知识，还可以获取大量的免费建议。
听 完Bill Ritenour关于汽油泵的静电屏蔽的演讲之后，我们开始关注另一个问题，即：为具有纯数字背景的人员讲授EMC概念的优势何在？讨论得出结果后又经过 反复思考，现在我终于能够指出众多数字工程师难以处理EMC问题的基本原因。与模拟世界的一些观点相反，这并不是因为他们没有说话能力，也不是因为他们在 学校里没有刻苦学习，实际上与工程师个人没有任何关系。而现在许多有关EMC的难题的根本潜在原因是态度问题，即：数字工程师不相信EMC。这种令人遗憾的情况是由多种因素造成的，我们的教育机构、仪器（集成电路、仿真工具等）的制造商以及工程管理方面的低劣性能都有无法推卸的责任。
我们的机构、厂商和管理者无意地宣传了五种误解，致使许多数字工程师新手无法正确理解EMC，甚至不相信它的存在，对于刚从学校出来的数字工程师新手来说，最多只是一个神话。
你对五种误解了解得越多，就越能理解许多数字工程师的观点，从而帮助你解决不可避免的EMC难题。
Ⅰ数字工程师不相信电流是循环流动的
从数字简图上可以看出，逻辑网上的数字信号是在门之间传递的，这些信号是以电子流的形式实现传递的，而电子流也总是循环流动的，但是在简图中并没有示意返回信号流的路径。
许 多数字工程师都相信返回的路径是不相干的。如果逻辑驱动器充当电压源，而输入充当电压接收器，他们则推论出担心电流的原因。示波器和逻辑分析器厂商主要推销电压状态的探针，增加了对EMC的误解。若电流感应良好的探针具有接近活性的极微小的探尖，则可以在单个的BGA球上看见电流的流动，这变成了“现实 ”，而不仅仅是单纯的理论概念。
比如说，你准备与某个数字工程师共同研究普通状态的电缆辐射问题，首先你需要确信这个工程师是否真正理解电流是循环流动的这一事实。
Ⅱ数字工程师不相信H场
我 将这类误解归因于教育系统，他们将重点放在电子域效应上，而不是磁性上。这是电子管时代的产物，其主要特征是电路阻抗非常高。例如，电子管的板极电路可能有100,000 欧姆的阻抗，大大高于自由空间的阻抗（377欧姆），因此板极电路周围的大多数近场能量将处于电子场状态，多数的交叉耦合与寄生耦合问题都将产生电子场或电容性效应。
现在的高速数字系统电路是低阻抗的，接近50欧姆，大大低于377欧姆的自由空间阻抗，而数字电路周围的大多数近场能量则处于磁场状态，并非电子场状态，因此高速数字系统中的交叉干扰、接地逆跳和干扰问题涉及电流、磁场和电感的循环。
在EMC世界中，数字电路板周围的近场能量大多数是磁性的，这是普通的常识，但数字工程师却不了解。
Ⅲ数字工程师不相信门是差动放大器
典型的产品数据单中是采用绝对伏特单位对输入电压的灵敏度进行评定的，但是就门仅仅对应于输入引脚电压和指定的参考引脚电压之间的区别而言，没有作出明确的说明，另外，也不明确哪一个是指定的参考引脚。（对于TTL来说，指阴极电源干线；对ECL来说，指阳极线。）
这种概念的不明确使许多工程师认为门可以感知“绝对零”伏特，就好象具有魔力的电线从芯片中引出，连接到地球的中心，从而找出“真正的”接地参考电压。因而，他们无法理解系统中的两点接地电压不相等时所产生的问题。
当然，没有一个厂商会承认他们生产的芯片容易受到接地移动的影响，因此他们无法谈论更多有关这方面的情况也是意料之中的事。此外，这类系统结构允许芯片之间进行接地移动，这很有可能出现故障，而且可能生成大量的EMI，并面临ESD和其它的免除性问题，这才是严重的问题。
大多数的数字工程师都没有花时间去考虑系统中不同的接地电压的存在，以及对性能产生的效应，或者实现接地移动的机制。
IV 数字工程师不相信电磁波
尽 管在工作中会遇到大量的有关电磁场的实例（如微波爆米花和电视），但许多的数字工程师仍不相信数字系统中产生过这种效应，其根源在于波动不存在于 Spice设备中。一代电路设计者相信基于Spice的软件仿真世界是真实条件下运作的真实电路的表现，但他们不理解这是有限制性的。刚从学校毕业的数字设计者认为，Spice不能做E&M场，因此肯定是不存在的。
仿真自然有它的作用，总的来说，如果你知道要模拟什么，那么它就能产生奇 迹。但是你若致力于比如EMC的研究，则会过分吹嘘仿真的优势，而问题在于我们不一定知道影响最大的是什么效应，仿真也无能为力。Samuel Clemens曾说过：“我们永远无法预测灾难的降临。”
Ⅴ数字工程师不相信理解EMC有助于我们自身的事业发展
这属于管理方面的问题，发生的原因不难看出。
假设Joe是一位出色的产品设计师和数字界的精英，他刚刚完成有关EMC的论述，并使其最新的产品在初审时就通过了FCC和EC规定，他是一个天才！
接 下来发生的事如预言所说，Joe的设计生涯结束了，他不会再在公司设计其它的处理器，取而代之，他开始解决Fred的EMC问题，接着是Bob的问题，然后是其它的种种问题。他高效率地排除了这些问题，重复使用他的EMC经验，而其他人则因淋湿的处理器板又能重新工作而收获应得的报酬。
在当今的商业世界，典型的数字工程师只能从数字的功能性方面获得回报，而不是为生产所作的全面准备工作。
希望看到我的文章能对我的电源感兴趣
| 
