设为首页收藏本站
开启辅助访问 切换到宽版

 找回密码
 立即注册

QQ登录

只需一步，快速开始

热门： 51单片机 | 24小时必答区 | 单片机教程 | 单片机DIY制作 | STM32 | Cortex M3 | 模数电子 | 电子DIY制作 | 音响/功放 | 拆机乐园 | Arduino | 嵌入式OS | 程序设计

搜索
»论坛 › 嵌入式/单片机论坛 › STM32/8 › stm32f10x.h文件代码分析
返回列表 发新帖
查看: 2708|回复: 1
打印 上一主题 下一主题
收起左侧

stm32f10x.h文件代码分析

[复制链接]
跳转到指定楼层
楼主
ID:91350 发表于 2015-9-30 13:23 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
  1.   * @author  MCD Application Team
  2.   * @version V3.5.0
  3.   * @date    11-March-2011
  4.   * @brief   CMSIS Cortex-M3 Device Peripheral Access Layer Header File.
  5.                外设分为内核外设和芯片级外设。这个头文件是芯片级外设方位层的头文件     
  6.   *          This file contains all the peripheral register's definitions, bits
  7.   *          definitions and memory mapping for STM32F10x Connectivity line,
  8.   *          High density, High density value line, Medium density,
  9.   *          Medium density Value line, Low density, Low density Value line
  10.   *          and XL-density devices.
  11.              这个文件为STM32F10x所有系列的芯片级外设寄存器做定义、寄存器位做定义。
  12.   *          The file is the unique include file that the application programmer
  13.   *          is using in the C source code, usually in main.c. This file contains:
  14.              应用编程者在使用c语言编写代码的时候，这个文件是唯一需要包含的文件，它包括：
  15.   *           - Configuration section that allows to select:
  16.   *              - The device used in the target application
  17.   *              - To use or not the peripheral抯 drivers in application code(i.e.
  18.   *                code will be based on direct access to peripheral抯 registers
  19.   *                rather than drivers API), this option is controlled by
  20.   *                "#define USE_STDPERIPH_DRIVER"
  21.   *              - To change few application-specific parameters such as the HSE
  22.   *                crystal frequency
  23.   *           - Data structures and the address mapping for all peripherals
  24.   *           - Peripheral's registers declarations and bits definition
  25.   *           - Macros to access peripheral抯 registers hardware
  26.   *        一些配置段，这些配置段允许我们选择一下内容：
  27.             选择目标应用中使用的芯片
  28.             选择是使用库函数还是直接寄存器访问，这个是由"#define USE_STDPERIPH_DRIVER"控制的
  29.             外设寄存器的结构体数据类型的定义以及地址映射
  30.             外设寄存器的声明和位定义
  31.             访问外设寄存器的宏定义
  32.             
  33.   ******************************************************************************
  34.   * @attention
  35.   *
  36.   * THE PRESENT FIRMWARE WHICH IS FOR GUIDANCE ONLY AIMS AT PROVIDING CUSTOMERS
  37.   * WITH CODING INFORMATION REGARDING THEIR PRODUCTS IN ORDER FOR THEM TO SAVE
  38.   * TIME. AS A RESULT, STMICROELECTRONICS SHALL NOT BE HELD LIABLE FOR ANY
  39.   * DIRECT, INDIRECT OR CONSEQUENTIAL DAMAGES WITH RESPECT TO ANY CLAIMS ARISING
  40.   * FROM THE CONTENT OF SUCH FIRMWARE AND/OR THE USE MADE BY CUSTOMERS OF THE
  41.   * CODING INFORMATION CONTAINED HEREIN IN CONNECTION WITH THEIR PRODUCTS.
  42.   *
  43.   *
  44. © COPYRIGHT 2011 STMicroelectronics
  45.   ******************************************************************************
  46.   */


  49.    
  50. #ifndef __STM32F10x_H
  51. #define __STM32F10x_H

  53. #ifdef __cplusplus
  54. extern "C" {
  55. #endif
  56.   
  57.   

  59. #if !defined (STM32F10X_LD) && !defined (STM32F10X_LD_VL) && !defined (STM32F10X_MD) && !defined (STM32F10X_MD_VL) && !defined (STM32F10X_HD) && !defined (STM32F10X_HD_VL) && !defined (STM32F10X_XL) && !defined (STM32F10X_CL)
  60.      
  61.      
  62.      
  63.      
  64.      
  65.      
  66.      
  67.      
  68. #endif

  70. #if !defined (STM32F10X_LD) && !defined (STM32F10X_LD_VL) && !defined (STM32F10X_MD) && !defined (STM32F10X_MD_VL) && !defined (STM32F10X_HD) && !defined (STM32F10X_HD_VL) && !defined (STM32F10X_XL) && !defined (STM32F10X_CL)
  71. #error "Please select first the target STM32F10x device used in your application (in stm32f10x.h file)"
  72. #endif

  74. #if !defined  USE_STDPERIPH_DRIVER

  76. #endif

  78.          
  79. #if !defined  HSE_VALUE
  80. #ifdef STM32F10X_CL   
  81.   #define HSE_VALUE    ((uint32_t)25000000)
  82. #else
  83.   #define HSE_VALUE    ((uint32_t)8000000)
  84. #endif
  85. #endif


  88. #define HSE_STARTUP_TIMEOUT   ((uint16_t)0x0500)

  90. #define HSI_VALUE    ((uint32_t)8000000)

  92. #define __STM32F10X_STDPERIPH_VERSION_MAIN   (0x03)                                 
  93. #define __STM32F10X_STDPERIPH_VERSION_SUB1   (0x05)
  94. #define __STM32F10X_STDPERIPH_VERSION_SUB2   (0x00)
  95. #define __STM32F10X_STDPERIPH_VERSION_RC     (0x00)  
  96. #define __STM32F10X_STDPERIPH_VERSION       ( (__STM32F10X_STDPERIPH_VERSION_MAIN << 24)\
  97.                                              |(__STM32F10X_STDPERIPH_VERSION_SUB1 << 16)\
  98.                                              |(__STM32F10X_STDPERIPH_VERSION_SUB2 << 8)\
  99.                                              |(__STM32F10X_STDPERIPH_VERSION_RC))



  103. #ifdef STM32F10X_XL
  104. #define __MPU_PRESENT             1
  105. #else
  106. #define __MPU_PRESENT             0
  107. #endif
  108. #define __NVIC_PRIO_BITS          4
  109. #define __Vendor_SysTickConfig    0

  111. typedef enum IRQn
  112. {
  113.   NonMaskableInt_IRQn         = -14,   
  114.   MemoryManagement_IRQn       = -12,   
  115.   BusFault_IRQn               = -11,   
  116.   UsageFault_IRQn             = -10,   
  117.   SVCall_IRQn                 = -5,   
  118.   DebugMonitor_IRQn           = -4,   
  119.   PendSV_IRQn                 = -2,   
  120.   SysTick_IRQn                = -1,   

  122.   WWDG_IRQn                   = 0,      
  123.   PVD_IRQn                    = 1,      
  124.   TAMPER_IRQn                 = 2,      
  125.   RTC_IRQn                    = 3,      
  126.   FLASH_IRQn                  = 4,      
  127.   RCC_IRQn                    = 5,      
  128.   EXTI0_IRQn                  = 6,      
  129.   EXTI1_IRQn                  = 7,      
  130.   EXTI2_IRQn                  = 8,      
  131.   EXTI3_IRQn                  = 9,      
  132.   EXTI4_IRQn                  = 10,   
  133.   DMA1_Channel1_IRQn          = 11,   
  134.   DMA1_Channel2_IRQn          = 12,   
  135.   DMA1_Channel3_IRQn          = 13,   
  136.   DMA1_Channel4_IRQn          = 14,   
  137.   DMA1_Channel5_IRQn          = 15,   
  138.   DMA1_Channel6_IRQn          = 16,   
  139.   DMA1_Channel7_IRQn          = 17,   

  141. #ifdef STM32F10X_LD
  142.   ADC1_2_IRQn                 = 18,   
  143.   USB_HP_CAN1_TX_IRQn         = 19,   
  144.   USB_LP_CAN1_RX0_IRQn        = 20,   
  145.   CAN1_RX1_IRQn               = 21,   
  146.   CAN1_SCE_IRQn               = 22,   
  147.   EXTI9_5_IRQn                = 23,   
  148.   TIM1_BRK_IRQn               = 24,   
  149.   TIM1_UP_IRQn                = 25,   
  150.   TIM1_TRG_COM_IRQn           = 26,   
  151.   TIM1_CC_IRQn                = 27,   
  152.   TIM2_IRQn                   = 28,   
  153.   TIM3_IRQn                   = 29,   
  154.   I2C1_EV_IRQn                = 31,   
  155.   I2C1_ER_IRQn                = 32,   
  156.   SPI1_IRQn                   = 35,   
  157.   USART1_IRQn                 = 37,   
  158.   USART2_IRQn                 = 38,   
  159.   EXTI15_10_IRQn              = 40,   
  160.   RTCAlarm_IRQn               = 41,   
  161.   USBWakeUp_IRQn              = 42         
  162. #endif  

  164. #ifdef STM32F10X_LD_VL
  165.   ADC1_IRQn                   = 18,   
  166.   EXTI9_5_IRQn                = 23,   
  167.   TIM1_BRK_TIM15_IRQn         = 24,   
  168.   TIM1_UP_TIM16_IRQn          = 25,   
  169.   TIM1_TRG_COM_TIM17_IRQn     = 26,   
  170.   TIM1_CC_IRQn                = 27,   
  171.   TIM2_IRQn                   = 28,   
  172.   TIM3_IRQn                   = 29,   
  173.   I2C1_EV_IRQn                = 31,   
  174.   I2C1_ER_IRQn                = 32,   
  175.   SPI1_IRQn                   = 35,   
  176.   USART1_IRQn                 = 37,   
  177.   USART2_IRQn                 = 38,   
  178.   EXTI15_10_IRQn              = 40,   
  179.   RTCAlarm_IRQn               = 41,   
  180.   CEC_IRQn                    = 42,   
  181.   TIM6_DAC_IRQn               = 54,   
  182.   TIM7_IRQn                   = 55            
  183. #endif

  185. #ifdef STM32F10X_MD
  186.   ADC1_2_IRQn                 = 18,   
  187.   USB_HP_CAN1_TX_IRQn         = 19,   
  188.   USB_LP_CAN1_RX0_IRQn        = 20,   
  189.   CAN1_RX1_IRQn               = 21,   
  190.   CAN1_SCE_IRQn               = 22,   
  191.   EXTI9_5_IRQn                = 23,   
  192.   TIM1_BRK_IRQn               = 24,   
  193.   TIM1_UP_IRQn                = 25,   
  194.   TIM1_TRG_COM_IRQn           = 26,   
  195.   TIM1_CC_IRQn                = 27,   
  196.   TIM2_IRQn                   = 28,   
  197.   TIM3_IRQn                   = 29,   
  198.   TIM4_IRQn                   = 30,   
  199.   I2C1_EV_IRQn                = 31,   
  200.   I2C1_ER_IRQn                = 32,   
  201.   I2C2_EV_IRQn                = 33,   
  202.   I2C2_ER_IRQn                = 34,   
  203.   SPI1_IRQn                   = 35,   
  204.   SPI2_IRQn                   = 36,   
  205.   USART1_IRQn                 = 37,   
  206.   USART2_IRQn                 = 38,   
  207.   USART3_IRQn                 = 39,   
  208.   EXTI15_10_IRQn              = 40,   
  209.   RTCAlarm_IRQn               = 41,   
  210.   USBWakeUp_IRQn              = 42        
  211. #endif  

  213. #ifdef STM32F10X_MD_VL
  214.   ADC1_IRQn                   = 18,   
  215.   EXTI9_5_IRQn                = 23,   
  216.   TIM1_BRK_TIM15_IRQn         = 24,   
  217.   TIM1_UP_TIM16_IRQn          = 25,   
  218.   TIM1_TRG_COM_TIM17_IRQn     = 26,   
  219.   TIM1_CC_IRQn                = 27,   
  220.   TIM2_IRQn                   = 28,   
  221.   TIM3_IRQn                   = 29,   
  222.   TIM4_IRQn                   = 30,   
  223.   I2C1_EV_IRQn                = 31,   
  224.   I2C1_ER_IRQn                = 32,   
  225.   I2C2_EV_IRQn                = 33,   
  226.   I2C2_ER_IRQn                = 34,   
  227.   SPI1_IRQn                   = 35,   
  228.   SPI2_IRQn                   = 36,   
  229.   USART1_IRQn                 = 37,   
  230.   USART2_IRQn                 = 38,   
  231.   USART3_IRQn                 = 39,   
  232.   EXTI15_10_IRQn              = 40,   
  233.   RTCAlarm_IRQn               = 41,   
  234.   CEC_IRQn                    = 42,   
  235.   TIM6_DAC_IRQn               = 54,   
  236.   TIM7_IRQn                   = 55            
  237. #endif

  239. #ifdef STM32F10X_HD
  240.   ADC1_2_IRQn                 = 18,   
  241.   USB_HP_CAN1_TX_IRQn         = 19,   
  242.   USB_LP_CAN1_RX0_IRQn        = 20,   
  243.   CAN1_RX1_IRQn               = 21,   
  244.   CAN1_SCE_IRQn               = 22,   
  245.   EXTI9_5_IRQn                = 23,   
  246.   TIM1_BRK_IRQn               = 24,   
  247.   TIM1_UP_IRQn                = 25,   
  248.   TIM1_TRG_COM_IRQn           = 26,   
  249.   TIM1_CC_IRQn                = 27,   
  250.   TIM2_IRQn                   = 28,   
  251.   TIM3_IRQn                   = 29,   
  252.   TIM4_IRQn                   = 30,   
  253.   I2C1_EV_IRQn                = 31,   
  254.   I2C1_ER_IRQn                = 32,   
  255.   I2C2_EV_IRQn                = 33,   
  256.   I2C2_ER_IRQn                = 34,   
  257.   SPI1_IRQn                   = 35,   
  258.   SPI2_IRQn                   = 36,   
  259.   USART1_IRQn                 = 37,   
  260.   USART2_IRQn                 = 38,   
  261.   USART3_IRQn                 = 39,   
  262.   EXTI15_10_IRQn              = 40,   
  263.   RTCAlarm_IRQn               = 41,   
  264.   USBWakeUp_IRQn              = 42,   
  265.   TIM8_BRK_IRQn               = 43,   
  266.   TIM8_UP_IRQn                = 44,   
  267.   TIM8_TRG_COM_IRQn           = 45,   
  268.   TIM8_CC_IRQn                = 46,   
  269.   ADC3_IRQn                   = 47,   
  270.   FSMC_IRQn                   = 48,   
  271.   SDIO_IRQn                   = 49,   
  272.   TIM5_IRQn                   = 50,   
  273.   SPI3_IRQn                   = 51,   
  274.   UART4_IRQn                  = 52,   
  275.   UART5_IRQn                  = 53,   
  276.   TIM6_IRQn                   = 54,   
  277.   TIM7_IRQn                   = 55,   
  278.   DMA2_Channel1_IRQn          = 56,   
  279.   DMA2_Channel2_IRQn          = 57,   
  280.   DMA2_Channel3_IRQn          = 58,   
  281.   DMA2_Channel4_5_IRQn        = 59      
  282. #endif  

  284. #ifdef STM32F10X_HD_VL
  285.   ADC1_IRQn                   = 18,   
  286.   EXTI9_5_IRQn                = 23,   
  287.   TIM1_BRK_TIM15_IRQn         = 24,   
  288.   TIM1_UP_TIM16_IRQn          = 25,   
  289.   TIM1_TRG_COM_TIM17_IRQn     = 26,   
  290.   TIM1_CC_IRQn                = 27,   
  291.   TIM2_IRQn                   = 28,   
  292.   TIM3_IRQn                   = 29,   
  293.   TIM4_IRQn                   = 30,   
  294.   I2C1_EV_IRQn                = 31,   
  295.   I2C1_ER_IRQn                = 32,   
  296.   I2C2_EV_IRQn                = 33,   
  297.   I2C2_ER_IRQn                = 34,   
  298.   SPI1_IRQn                   = 35,   
  299.   SPI2_IRQn                   = 36,   
  300.   USART1_IRQn                 = 37,   
  301.   USART2_IRQn                 = 38,   
  302.   USART3_IRQn                 = 39,   
  303.   EXTI15_10_IRQn              = 40,   
  304.   RTCAlarm_IRQn               = 41,   
  305.   CEC_IRQn                    = 42,   
  306.   TIM12_IRQn                  = 43,   
  307.   TIM13_IRQn                  = 44,   
  308.   TIM14_IRQn                  = 45,   
  309.   TIM5_IRQn                   = 50,   
  310.   SPI3_IRQn                   = 51,   
  311.   UART4_IRQn                  = 52,   
  312.   UART5_IRQn                  = 53,      
  313.   TIM6_DAC_IRQn               = 54,   
  314.   TIM7_IRQn                   = 55,      
  315.   DMA2_Channel1_IRQn          = 56,   
  316.   DMA2_Channel2_IRQn          = 57,   
  317.   DMA2_Channel3_IRQn          = 58,   
  318.   DMA2_Channel4_5_IRQn        = 59,   
  319.   DMA2_Channel5_IRQn          = 60            
  320. #endif

  322. #ifdef STM32F10X_XL
  323.   ADC1_2_IRQn                 = 18,   
  324.   USB_HP_CAN1_TX_IRQn         = 19,   
  325.   USB_LP_CAN1_RX0_IRQn        = 20,   
  326.   CAN1_RX1_IRQn               = 21,   
  327.   CAN1_SCE_IRQn               = 22,   
  328.   EXTI9_5_IRQn                = 23,   
  329.   TIM1_BRK_TIM9_IRQn          = 24,   
  330.   TIM1_UP_TIM10_IRQn          = 25,   
  331.   TIM1_TRG_COM_TIM11_IRQn     = 26,   
  332.   TIM1_CC_IRQn                = 27,   
  333.   TIM2_IRQn                   = 28,   
  334.   TIM3_IRQn                   = 29,   
  335.   TIM4_IRQn                   = 30,   
  336.   I2C1_EV_IRQn                = 31,   
  337.   I2C1_ER_IRQn                = 32,   
  338.   I2C2_EV_IRQn                = 33,   
  339.   I2C2_ER_IRQn                = 34,   
  340.   SPI1_IRQn                   = 35,   
  341.   SPI2_IRQn                   = 36,   
  342.   USART1_IRQn                 = 37,   
  343.   USART2_IRQn                 = 38,   
  344.   USART3_IRQn                 = 39,   
  345.   EXTI15_10_IRQn              = 40,   
  346.   RTCAlarm_IRQn               = 41,   
  347.   USBWakeUp_IRQn              = 42,   
  348.   TIM8_BRK_TIM12_IRQn         = 43,   
  349.   TIM8_UP_TIM13_IRQn          = 44,   
  350.   TIM8_TRG_COM_TIM14_IRQn     = 45,   
  351.   TIM8_CC_IRQn                = 46,   
  352.   ADC3_IRQn                   = 47,   
  353.   FSMC_IRQn                   = 48,   
  354.   SDIO_IRQn                   = 49,   
  355.   TIM5_IRQn                   = 50,   
  356.   SPI3_IRQn                   = 51,   
  357.   UART4_IRQn                  = 52,   
  358.   UART5_IRQn                  = 53,   
  359.   TIM6_IRQn                   = 54,   
  360.   TIM7_IRQn                   = 55,   
  361.   DMA2_Channel1_IRQn          = 56,   
  362.   DMA2_Channel2_IRQn          = 57,   
  363.   DMA2_Channel3_IRQn          = 58,   
  364.   DMA2_Channel4_5_IRQn        = 59      
  365. #endif  

  367. #ifdef STM32F10X_CL
  368.   ADC1_2_IRQn                 = 18,   
  369.   CAN1_TX_IRQn                = 19,   
  370.   CAN1_RX0_IRQn               = 20,   
  371.   CAN1_RX1_IRQn               = 21,   
  372.   CAN1_SCE_IRQn               = 22,   
  373.   EXTI9_5_IRQn                = 23,   
  374.   TIM1_BRK_IRQn               = 24,   
  375.   TIM1_UP_IRQn                = 25,   
  376.   TIM1_TRG_COM_IRQn           = 26,   
  377.   TIM1_CC_IRQn                = 27,   
  378.   TIM2_IRQn                   = 28,   
  379.   TIM3_IRQn                   = 29,   
  380.   TIM4_IRQn                   = 30,   
  381.   I2C1_EV_IRQn                = 31,   
  382.   I2C1_ER_IRQn                = 32,   
  383.   I2C2_EV_IRQn                = 33,   
  384.   I2C2_ER_IRQn                = 34,   
  385.   SPI1_IRQn                   = 35,   
  386.   SPI2_IRQn                   = 36,   
  387.   USART1_IRQn                 = 37,   
  388.   USART2_IRQn                 = 38,   
  389.   USART3_IRQn                 = 39,   
  390.   EXTI15_10_IRQn              = 40,   
  391.   RTCAlarm_IRQn               = 41,   
  392.   OTG_FS_WKUP_IRQn            = 42,   
  393.   TIM5_IRQn                   = 50,   
  394.   SPI3_IRQn                   = 51,   
  395.   UART4_IRQn                  = 52,   
  396.   UART5_IRQn                  = 53,   
  397.   TIM6_IRQn                   = 54,   
  398.   TIM7_IRQn                   = 55,   
  399.   DMA2_Channel1_IRQn          = 56,   
  400.   DMA2_Channel2_IRQn          = 57,   
  401.   DMA2_Channel3_IRQn          = 58,   
  402.   DMA2_Channel4_IRQn          = 59,   
  403.   DMA2_Channel5_IRQn          = 60,   
  404.   ETH_IRQn                    = 61,   
  405.   ETH_WKUP_IRQn               = 62,   
  406.   CAN2_TX_IRQn                = 63,   
  407.   CAN2_RX0_IRQn               = 64,   
  408.   CAN2_RX1_IRQn               = 65,   
  409.   CAN2_SCE_IRQn               = 66,   
  410.   OTG_FS_IRQn                 = 67      
  411. #endif     
  412. } IRQn_Type;


  415. #include "core_cm3.h"
  416. #include "system_stm32f10x.h"
  417. #include



  421. typedef int32_t  s32;
  422. typedef int16_t s16;
  423. typedef int8_t  s8;

  425. typedef const int32_t sc32;  
  426. typedef const int16_t sc16;  
  427. typedef const int8_t sc8;  

  429. typedef __IO int32_t  vs32;
  430. typedef __IO int16_t  vs16;
  431. typedef __IO int8_t   vs8;

  433. typedef __I int32_t vsc32;  
  434. typedef __I int16_t vsc16;  
  435. typedef __I int8_t vsc8;  

  437. typedef uint32_t  u32;
  438. typedef uint16_t u16;
  439. typedef uint8_t  u8;

  441. typedef const uint32_t uc32;  
  442. typedef const uint16_t uc16;  
  443. typedef const uint8_t uc8;  

  445. typedef __IO uint32_t  vu32;
  446. typedef __IO uint16_t vu16;
  447. typedef __IO uint8_t  vu8;

  449. typedef __I uint32_t vuc32;  
  450. typedef __I uint16_t vuc16;  
  451. typedef __I uint8_t vuc8;  

  453. typedef enum {RESET = 0, SET = !RESET} FlagStatus, ITStatus;

  455. typedef enum {DISABLE = 0, ENABLE = !DISABLE} FunctionalState;
  456. #define IS_FUNCTIONAL_STATE(STATE) (((STATE) == DISABLE) || ((STATE) == ENABLE))

  458. typedef enum {ERROR = 0, SUCCESS = !ERROR} ErrorStatus;

  460. #define HSEStartUp_TimeOut   HSE_STARTUP_TIMEOUT
  461. #define HSE_Value            HSE_VALUE
  462. #define HSI_Value            HSI_VALUE

  464.   


  467. typedef struct
  468. {
  469.   __IO uint32_t SR;
  470.   __IO uint32_t CR1;
  471.   __IO uint32_t CR2;
  472.   __IO uint32_t SMPR1;
  473.   __IO uint32_t SMPR2;
  474.   __IO uint32_t JOFR1;
  475.   __IO uint32_t JOFR2;
  476.   __IO uint32_t JOFR3;
  477.   __IO uint32_t JOFR4;
  478.   __IO uint32_t HTR;
  479.   __IO uint32_t LTR;
  480.   __IO uint32_t SQR1;
  481.   __IO uint32_t SQR2;
  482.   __IO uint32_t SQR3;
  483.   __IO uint32_t JSQR;
  484.   __IO uint32_t JDR1;
  485.   __IO uint32_t JDR2;
  486.   __IO uint32_t JDR3;
  487.   __IO uint32_t JDR4;
  488.   __IO uint32_t DR;
  489. } ADC_TypeDef;


  492. typedef struct
  493. {
  494.   uint32_t  RESERVED0;
  495.   __IO uint16_t DR1;
  496.   uint16_t  RESERVED1;
  497.   __IO uint16_t DR2;
  498.   uint16_t  RESERVED2;
  499.   __IO uint16_t DR3;
  500.   uint16_t  RESERVED3;
  501.   __IO uint16_t DR4;
  502.   uint16_t  RESERVED4;
  503.   __IO uint16_t DR5;
  504.   uint16_t  RESERVED5;
  505.   __IO uint16_t DR6;
  506.   uint16_t  RESERVED6;
  507.   __IO uint16_t DR7;
  508.   uint16_t  RESERVED7;
  509.   __IO uint16_t DR8;
  510.   uint16_t  RESERVED8;
  511.   __IO uint16_t DR9;
  512.   uint16_t  RESERVED9;
  513.   __IO uint16_t DR10;
  514.   uint16_t  RESERVED10;
  515.   __IO uint16_t RTCCR;
  516.   uint16_t  RESERVED11;
  517.   __IO uint16_t CR;
  518.   uint16_t  RESERVED12;
  519.   __IO uint16_t CSR;
  520.   uint16_t  RESERVED13[5];
  521.   __IO uint16_t DR11;
  522.   uint16_t  RESERVED14;
  523.   __IO uint16_t DR12;
  524.   uint16_t  RESERVED15;
  525.   __IO uint16_t DR13;
  526.   uint16_t  RESERVED16;
  527.   __IO uint16_t DR14;
  528.   uint16_t  RESERVED17;
  529.   __IO uint16_t DR15;
  530.   uint16_t  RESERVED18;
  531.   __IO uint16_t DR16;
  532.   uint16_t  RESERVED19;
  533.   __IO uint16_t DR17;
  534.   uint16_t  RESERVED20;
  535.   __IO uint16_t DR18;
  536.   uint16_t  RESERVED21;
  537.   __IO uint16_t DR19;
  538.   uint16_t  RESERVED22;
  539.   __IO uint16_t DR20;
  540.   uint16_t  RESERVED23;
  541.   __IO uint16_t DR21;
  542.   uint16_t  RESERVED24;
  543.   __IO uint16_t DR22;
  544.   uint16_t  RESERVED25;
  545.   __IO uint16_t DR23;
  546.   uint16_t  RESERVED26;
  547.   __IO uint16_t DR24;
  548.   uint16_t  RESERVED27;
  549.   __IO uint16_t DR25;
  550.   uint16_t  RESERVED28;
  551.   __IO uint16_t DR26;
  552.   uint16_t  RESERVED29;
  553.   __IO uint16_t DR27;
  554.   uint16_t  RESERVED30;
  555.   __IO uint16_t DR28;
  556.   uint16_t  RESERVED31;
  557.   __IO uint16_t DR29;
  558.   uint16_t  RESERVED32;
  559.   __IO uint16_t DR30;
  560.   uint16_t  RESERVED33;
  561.   __IO uint16_t DR31;
  562.   uint16_t  RESERVED34;
  563.   __IO uint16_t DR32;
  564.   uint16_t  RESERVED35;
  565.   __IO uint16_t DR33;
  566.   uint16_t  RESERVED36;
  567.   __IO uint16_t DR34;
  568.   uint16_t  RESERVED37;
  569.   __IO uint16_t DR35;
  570.   uint16_t  RESERVED38;
  571.   __IO uint16_t DR36;
  572.   uint16_t  RESERVED39;
  573.   __IO uint16_t DR37;
  574.   uint16_t  RESERVED40;
  575.   __IO uint16_t DR38;
  576.   uint16_t  RESERVED41;
  577.   __IO uint16_t DR39;
  578.   uint16_t  RESERVED42;
  579.   __IO uint16_t DR40;
  580.   uint16_t  RESERVED43;
  581.   __IO uint16_t DR41;
  582.   uint16_t  RESERVED44;
  583.   __IO uint16_t DR42;
  584.   uint16_t  RESERVED45;   
  585. } BKP_TypeDef;
  586.   

  588. typedef struct
  589. {
  590.   __IO uint32_t TIR;
  591.   __IO uint32_t TDTR;
  592.   __IO uint32_t TDLR;
  593.   __IO uint32_t TDHR;
  594. } CAN_TxMailBox_TypeDef;

  596.   
  597. typedef struct
  598. {
  599.   __IO uint32_t RIR;
  600.   __IO uint32_t RDTR;
  601.   __IO uint32_t RDLR;
  602.   __IO uint32_t RDHR;
  603. } CAN_FIFOMailBox_TypeDef;

  605.   
  606. typedef struct
  607. {
  608.   __IO uint32_t FR1;
  609.   __IO uint32_t FR2;
  610. } CAN_FilterRegister_TypeDef;

  612.   
  613. typedef struct
  614. {
  615.   __IO uint32_t MCR;
  616.   __IO uint32_t MSR;
  617.   __IO uint32_t TSR;
  618.   __IO uint32_t RF0R;
  619.   __IO uint32_t RF1R;
  620.   __IO uint32_t IER;
  621.   __IO uint32_t ESR;
  622.   __IO uint32_t BTR;
  623.   uint32_t  RESERVED0[88];
  624.   CAN_TxMailBox_TypeDef sTxMailBox[3];
  625.   CAN_FIFOMailBox_TypeDef sFIFOMailBox[2];
  626.   uint32_t  RESERVED1[12];
  627.   __IO uint32_t FMR;
  628.   __IO uint32_t FM1R;
  629.   uint32_t  RESERVED2;
  630.   __IO uint32_t FS1R;
  631.   uint32_t  RESERVED3;
  632.   __IO uint32_t FFA1R;
  633.   uint32_t  RESERVED4;
  634.   __IO uint32_t FA1R;
  635.   uint32_t  RESERVED5[8];
  636. #ifndef STM32F10X_CL
  637.   CAN_FilterRegister_TypeDef sFilterRegister[14];
  638. #else
  639.   CAN_FilterRegister_TypeDef sFilterRegister[28];
  640. #endif  
  641. } CAN_TypeDef;

  643. typedef struct
  644. {
  645.   __IO uint32_t CFGR;
  646.   __IO uint32_t OAR;
  647.   __IO uint32_t PRES;
  648.   __IO uint32_t ESR;
  649.   __IO uint32_t CSR;
  650.   __IO uint32_t TXD;
  651.   __IO uint32_t RXD;  
  652. } CEC_TypeDef;


  655. typedef struct
  656. {
  657.   __IO uint32_t DR;
  658.   __IO uint8_t  IDR;
  659.   uint8_t   RESERVED0;
  660.   uint16_t  RESERVED1;
  661.   __IO uint32_t CR;
  662. } CRC_TypeDef;


  665. typedef struct
  666. {
  667.   __IO uint32_t CR;
  668.   __IO uint32_t SWTRIGR;
  669.   __IO uint32_t DHR12R1;
  670.   __IO uint32_t DHR12L1;
  671.   __IO uint32_t DHR8R1;
  672.   __IO uint32_t DHR12R2;
  673.   __IO uint32_t DHR12L2;
  674.   __IO uint32_t DHR8R2;
  675.   __IO uint32_t DHR12RD;
  676.   __IO uint32_t DHR12LD;
  677.   __IO uint32_t DHR8RD;
  678.   __IO uint32_t DOR1;
  679.   __IO uint32_t DOR2;
  680. #if defined (STM32F10X_LD_VL) || defined (STM32F10X_MD_VL) || defined (STM32F10X_HD_VL)
  681.   __IO uint32_t SR;
  682. #endif
  683. } DAC_TypeDef;


  686. typedef struct
  687. {
  688.   __IO uint32_t IDCODE;
  689.   __IO uint32_t CR;
  690. }DBGMCU_TypeDef;


  693. typedef struct
  694. {
  695.   __IO uint32_t CCR;
  696.   __IO uint32_t CNDTR;
  697.   __IO uint32_t CPAR;
  698.   __IO uint32_t CMAR;
  699. } DMA_Channel_TypeDef;

  701. typedef struct
  702. {
  703.   __IO uint32_t ISR;
  704.   __IO uint32_t IFCR;
  705. } DMA_TypeDef;


  708. typedef struct
  709. {
  710.   __IO uint32_t MACCR;
  711.   __IO uint32_t MACFFR;
  712.   __IO uint32_t MACHTHR;
  713.   __IO uint32_t MACHTLR;
  714.   __IO uint32_t MACMIIAR;
  715.   __IO uint32_t MACMIIDR;
  716.   __IO uint32_t MACFCR;
  717.   __IO uint32_t MACVLANTR;            
  718.        uint32_t RESERVED0[2];
  719.   __IO uint32_t MACRWUFFR;            
  720.   __IO uint32_t MACPMTCSR;
  721.        uint32_t RESERVED1[2];
  722.   __IO uint32_t MACSR;               
  723.   __IO uint32_t MACIMR;
  724.   __IO uint32_t MACA0HR;
  725.   __IO uint32_t MACA0LR;
  726.   __IO uint32_t MACA1HR;
  727.   __IO uint32_t MACA1LR;
  728.   __IO uint32_t MACA2HR;
  729.   __IO uint32_t MACA2LR;
  730.   __IO uint32_t MACA3HR;
  731.   __IO uint32_t MACA3LR;              
  732.        uint32_t RESERVED2[40];
  733.   __IO uint32_t MMCCR;               
  734.   __IO uint32_t MMCRIR;
  735.   __IO uint32_t MMCTIR;
  736.   __IO uint32_t MMCRIMR;
  737.   __IO uint32_t MMCTIMR;              
  738.        uint32_t RESERVED3[14];
  739.   __IO uint32_t MMCTGFSCCR;            
  740.   __IO uint32_t MMCTGFMSCCR;
  741.        uint32_t RESERVED4[5];
  742.   __IO uint32_t MMCTGFCR;
  743.        uint32_t RESERVED5[10];
  744.   __IO uint32_t MMCRFCECR;
  745.   __IO uint32_t MMCRFAECR;
  746.        uint32_t RESERVED6[10];
  747.   __IO uint32_t MMCRGUFCR;
  748.        uint32_t RESERVED7[334];
  749.   __IO uint32_t PTPTSCR;
  750.   __IO uint32_t PTPSSIR;
  751.   __IO uint32_t PTPTSHR;
  752.   __IO uint32_t PTPTSLR;
  753.   __IO uint32_t PTPTSHUR;
  754.   __IO uint32_t PTPTSLUR;
  755.   __IO uint32_t PTPTSAR;
  756.   __IO uint32_t PTPTTHR;
  757.   __IO uint32_t PTPTTLR;
  758.        uint32_t RESERVED8[567];
  759.   __IO uint32_t DMABMR;
  760.   __IO uint32_t DMATPDR;
  761.   __IO uint32_t DMARPDR;
  762.   __IO uint32_t DMARDLAR;
  763.   __IO uint32_t DMATDLAR;
  764.   __IO uint32_t DMASR;
  765.   __IO uint32_t DMAOMR;
  766.   __IO uint32_t DMAIER;
  767.   __IO uint32_t DMAMFBOCR;
  768.        uint32_t RESERVED9[9];
  769.   __IO uint32_t DMACHTDR;
  770.   __IO uint32_t DMACHRDR;
  771.   __IO uint32_t DMACHTBAR;
  772.   __IO uint32_t DMACHRBAR;
  773. } ETH_TypeDef;


  776. typedef struct
  777. {
  778.   __IO uint32_t IMR;
  779.   __IO uint32_t EMR;
  780.   __IO uint32_t RTSR;
  781.   __IO uint32_t FTSR;
  782.   __IO uint32_t SWIER;
  783.   __IO uint32_t PR;
  784. } EXTI_TypeDef;


  787. typedef struct
  788. {
  789.   __IO uint32_t ACR;
  790.   __IO uint32_t KEYR;
  791.   __IO uint32_t OPTKEYR;
  792.   __IO uint32_t SR;
  793.   __IO uint32_t CR;
  794.   __IO uint32_t AR;
  795.   __IO uint32_t RESERVED;
  796.   __IO uint32_t OBR;
  797.   __IO uint32_t WRPR;
  798. #ifdef STM32F10X_XL
  799.   uint32_t RESERVED1[8];
  800.   __IO uint32_t KEYR2;
  801.   uint32_t RESERVED2;   
  802.   __IO uint32_t SR2;
  803.   __IO uint32_t CR2;
  804.   __IO uint32_t AR2;
  805. #endif  
  806. } FLASH_TypeDef;

  808.   
  809. typedef struct
  810. {
  811.   __IO uint16_t RDP;
  812.   __IO uint16_t USER;
  813.   __IO uint16_t Data0;
  814.   __IO uint16_t Data1;
  815.   __IO uint16_t WRP0;
  816.   __IO uint16_t WRP1;
  817.   __IO uint16_t WRP2;
  818.   __IO uint16_t WRP3;
  819. } OB_TypeDef;


  822. typedef struct
  823. {
  824.   __IO uint32_t BTCR[8];   
  825. } FSMC_Bank1_TypeDef;

  827.   
  828. typedef struct
  829. {
  830.   __IO uint32_t BWTR[7];
  831. } FSMC_Bank1E_TypeDef;

  833.   
  834. typedef struct
  835. {
  836.   __IO uint32_t PCR2;
  837.   __IO uint32_t SR2;
  838.   __IO uint32_t PMEM2;
  839.   __IO uint32_t PATT2;
  840.   uint32_t  RESERVED0;   
  841.   __IO uint32_t ECCR2;
  842. } FSMC_Bank2_TypeDef;  

  844.   
  845. typedef struct
  846. {
  847.   __IO uint32_t PCR3;
  848.   __IO uint32_t SR3;
  849.   __IO uint32_t PMEM3;
  850.   __IO uint32_t PATT3;
  851.   uint32_t  RESERVED0;   
  852.   __IO uint32_t ECCR3;
  853. } FSMC_Bank3_TypeDef;

  855.   
  856. typedef struct
  857. {
  858.   __IO uint32_t PCR4;
  859.   __IO uint32_t SR4;
  860.   __IO uint32_t PMEM4;
  861.   __IO uint32_t PATT4;
  862.   __IO uint32_t PIO4;
  863. } FSMC_Bank4_TypeDef;


  866. typedef struct
  867. {
  868.   __IO uint32_t CRL;
  869.   __IO uint32_t CRH;
  870.   __IO uint32_t IDR;
  871.   __IO uint32_t ODR;
  872.   __IO uint32_t BSRR;
  873.   __IO uint32_t BRR;
  874.   __IO uint32_t LCKR;
  875. } GPIO_TypeDef;


  878. typedef struct
  879. {
  880.   __IO uint32_t EVCR;
  881.   __IO uint32_t MAPR;
  882.   __IO uint32_t EXTICR[4];
  883.   uint32_t RESERVED0;
  884.   __IO uint32_t MAPR2;  
  885. } AFIO_TypeDef;

  887. typedef struct
  888. {
  889.   __IO uint16_t CR1;
  890.   uint16_t  RESERVED0;
  891.   __IO uint16_t CR2;
  892.   uint16_t  RESERVED1;
  893.   __IO uint16_t OAR1;
  894.   uint16_t  RESERVED2;
  895.   __IO uint16_t OAR2;
  896.   uint16_t  RESERVED3;
  897.   __IO uint16_t DR;
  898.   uint16_t  RESERVED4;
  899.   __IO uint16_t SR1;
  900.   uint16_t  RESERVED5;
  901.   __IO uint16_t SR2;
  902.   uint16_t  RESERVED6;
  903.   __IO uint16_t CCR;
  904.   uint16_t  RESERVED7;
  905.   __IO uint16_t TRISE;
  906.   uint16_t  RESERVED8;
  907. } I2C_TypeDef;


  910. typedef struct
  911. {
  912.   __IO uint32_t KR;
  913.   __IO uint32_t PR;
  914.   __IO uint32_t RLR;
  915.   __IO uint32_t SR;
  916. } IWDG_TypeDef;


  919. typedef struct
  920. {
  921.   __IO uint32_t CR;
  922.   __IO uint32_t CSR;
  923. } PWR_TypeDef;


  926. typedef struct
  927. {
  928.   __IO uint32_t CR;
  929.   __IO uint32_t CFGR;
  930.   __IO uint32_t CIR;
  931.   __IO uint32_t APB2RSTR;
  932.   __IO uint32_t APB1RSTR;
  933.   __IO uint32_t AHBENR;
  934.   __IO uint32_t APB2ENR;
  935.   __IO uint32_t APB1ENR;
  936.   __IO uint32_t BDCR;
  937.   __IO uint32_t CSR;

  939. #ifdef STM32F10X_CL  
  940.   __IO uint32_t AHBRSTR;
  941.   __IO uint32_t CFGR2;
  942. #endif  

  944. #if defined (STM32F10X_LD_VL) || defined (STM32F10X_MD_VL) || defined (STM32F10X_HD_VL)   
  945.   uint32_t RESERVED0;
  946.   __IO uint32_t CFGR2;
  947. #endif  
  948. } RCC_TypeDef;


  951. typedef struct
  952. {
  953.   __IO uint16_t CRH;
  954.   uint16_t  RESERVED0;
  955.   __IO uint16_t CRL;
  956.   uint16_t  RESERVED1;
  957.   __IO uint16_t PRLH;
  958.   uint16_t  RESERVED2;
  959.   __IO uint16_t PRLL;
  960.   uint16_t  RESERVED3;
  961.   __IO uint16_t DIVH;
  962.   uint16_t  RESERVED4;
  963.   __IO uint16_t DIVL;
  964.   uint16_t  RESERVED5;
  965.   __IO uint16_t CNTH;
  966.   uint16_t  RESERVED6;
  967.   __IO uint16_t CNTL;
  968.   uint16_t  RESERVED7;
  969.   __IO uint16_t ALRH;
  970.   uint16_t  RESERVED8;
  971.   __IO uint16_t ALRL;
  972.   uint16_t  RESERVED9;
  973. } RTC_TypeDef;


  976. typedef struct
  977. {
  978.   __IO uint32_t POWER;
  979.   __IO uint32_t CLKCR;
  980.   __IO uint32_t ARG;
  981.   __IO uint32_t CMD;
  982.   __I uint32_t RESPCMD;
  983.   __I uint32_t RESP1;
  984.   __I uint32_t RESP2;
  985.   __I uint32_t RESP3;
  986.   __I uint32_t RESP4;
  987.   __IO uint32_t DTIMER;
  988.   __IO uint32_t DLEN;
  989.   __IO uint32_t DCTRL;
  990.   __I uint32_t DCOUNT;
  991.   __I uint32_t STA;
  992.   __IO uint32_t ICR;
  993.   __IO uint32_t MASK;
  994.   uint32_t  RESERVED0[2];
  995.   __I uint32_t FIFOCNT;
  996.   uint32_t  RESERVED1[13];
  997.   __IO uint32_t FIFO;
  998. } SDIO_TypeDef;


  1001. typedef struct
  1002. {
  1003.   __IO uint16_t CR1;
  1004.   uint16_t  RESERVED0;
  1005.   __IO uint16_t CR2;
  1006.   uint16_t  RESERVED1;
  1007.   __IO uint16_t SR;
  1008.   uint16_t  RESERVED2;
  1009.   __IO uint16_t DR;
  1010.   uint16_t  RESERVED3;
  1011.   __IO uint16_t CRCPR;
  1012.   uint16_t  RESERVED4;
  1013.   __IO uint16_t RXCRCR;
  1014.   uint16_t  RESERVED5;
  1015.   __IO uint16_t TXCRCR;
  1016.   uint16_t  RESERVED6;
  1017.   __IO uint16_t I2SCFGR;
  1018.   uint16_t  RESERVED7;
  1019.   __IO uint16_t I2SPR;
  1020.   uint16_t  RESERVED8;  
  1021. } SPI_TypeDef;


  1024. typedef struct
  1025. {
  1026.   __IO uint16_t CR1;
  1027.   uint16_t  RESERVED0;
  1028.   __IO uint16_t CR2;
  1029.   uint16_t  RESERVED1;
  1030.   __IO uint16_t SMCR;
  1031.   uint16_t  RESERVED2;
  1032.   __IO uint16_t DIER;
  1033.   uint16_t  RESERVED3;
  1034.   __IO uint16_t SR;
  1035.   uint16_t  RESERVED4;
  1036.   __IO uint16_t EGR;
  1037.   uint16_t  RESERVED5;
  1038.   __IO uint16_t CCMR1;
  1039.   uint16_t  RESERVED6;
  1040.   __IO uint16_t CCMR2;
  1041.   uint16_t  RESERVED7;
  1042.   __IO uint16_t CCER;
  1043.   uint16_t  RESERVED8;
  1044.   __IO uint16_t CNT;
  1045.   uint16_t  RESERVED9;
  1046.   __IO uint16_t PSC;
  1047.   uint16_t  RESERVED10;
  1048.   __IO uint16_t ARR;
  1049.   uint16_t  RESERVED11;
  1050.   __IO uint16_t RCR;
  1051.   uint16_t  RESERVED12;
  1052.   __IO uint16_t CCR1;
  1053.   uint16_t  RESERVED13;
  1054.   __IO uint16_t CCR2;
  1055.   uint16_t  RESERVED14;
  1056.   __IO uint16_t CCR3;
  1057.   uint16_t  RESERVED15;
  1058.   __IO uint16_t CCR4;
  1059.   uint16_t  RESERVED16;
  1060.   __IO uint16_t BDTR;
  1061.   uint16_t  RESERVED17;
  1062.   __IO uint16_t DCR;
  1063.   uint16_t  RESERVED18;
  1064.   __IO uint16_t DMAR;
  1065.   uint16_t  RESERVED19;
  1066. } TIM_TypeDef;


  1069. typedef struct
  1070. {
  1071.   __IO uint16_t SR;
  1072.   uint16_t  RESERVED0;
  1073.   __IO uint16_t DR;
  1074.   uint16_t  RESERVED1;
  1075.   __IO uint16_t BRR;
  1076.   uint16_t  RESERVED2;
  1077.   __IO uint16_t CR1;
  1078.   uint16_t  RESERVED3;
  1079.   __IO uint16_t CR2;
  1080.   uint16_t  RESERVED4;
  1081.   __IO uint16_t CR3;
  1082.   uint16_t  RESERVED5;
  1083.   __IO uint16_t GTPR;
  1084.   uint16_t  RESERVED6;
  1085. } USART_TypeDef;


  1088. typedef struct
  1089. {
  1090.   __IO uint32_t CR;
  1091.   __IO uint32_t CFR;
  1092.   __IO uint32_t SR;
  1093. } WWDG_TypeDef;

  1095.   


  1098. #define FLASH_BASE            ((uint32_t)0x08000000)
  1099. #define SRAM_BASE             ((uint32_t)0x20000000)
  1100. #define PERIPH_BASE           ((uint32_t)0x40000000)

  1102. #define SRAM_BB_BASE          ((uint32_t)0x22000000)
  1103. #define PERIPH_BB_BASE        ((uint32_t)0x42000000)

  1105. #define FSMC_R_BASE           ((uint32_t)0xA0000000)

  1107. #define APB1PERIPH_BASE       PERIPH_BASE
  1108. #define APB2PERIPH_BASE       (PERIPH_BASE + 0x10000)
  1109. #define AHBPERIPH_BASE        (PERIPH_BASE + 0x20000)

  1111. #define TIM2_BASE             (APB1PERIPH_BASE + 0x0000)
  1112. #define TIM3_BASE             (APB1PERIPH_BASE + 0x0400)
  1113. #define TIM4_BASE             (APB1PERIPH_BASE + 0x0800)
  1114. #define TIM5_BASE             (APB1PERIPH_BASE + 0x0C00)
  1115. #define TIM6_BASE             (APB1PERIPH_BASE + 0x1000)
  1116. #define TIM7_BASE             (APB1PERIPH_BASE + 0x1400)
  1117. #define TIM12_BASE            (APB1PERIPH_BASE + 0x1800)
  1118. #define TIM13_BASE            (APB1PERIPH_BASE + 0x1C00)
  1119. #define TIM14_BASE            (APB1PERIPH_BASE + 0x2000)
  1120. #define RTC_BASE              (APB1PERIPH_BASE + 0x2800)
  1121. #define WWDG_BASE             (APB1PERIPH_BASE + 0x2C00)
  1122. #define IWDG_BASE             (APB1PERIPH_BASE + 0x3000)
  1123. #define SPI2_BASE             (APB1PERIPH_BASE + 0x3800)
  1124. #define SPI3_BASE             (APB1PERIPH_BASE + 0x3C00)
  1125. #define USART2_BASE           (APB1PERIPH_BASE + 0x4400)
  1126. #define USART3_BASE           (APB1PERIPH_BASE + 0x4800)
  1127. #define UART4_BASE            (APB1PERIPH_BASE + 0x4C00)
  1128. #define UART5_BASE            (APB1PERIPH_BASE + 0x5000)
  1129. #define I2C1_BASE             (APB1PERIPH_BASE + 0x5400)
  1130. #define I2C2_BASE             (APB1PERIPH_BASE + 0x5800)
  1131. #define CAN1_BASE             (APB1PERIPH_BASE + 0x6400)
  1132. #define CAN2_BASE             (APB1PERIPH_BASE + 0x6800)
  1133. #define BKP_BASE              (APB1PERIPH_BASE + 0x6C00)
  1134. #define PWR_BASE              (APB1PERIPH_BASE + 0x7000)
  1135. #define DAC_BASE              (APB1PERIPH_BASE + 0x7400)
  1136. #define CEC_BASE              (APB1PERIPH_BASE + 0x7800)

  1138. #define AFIO_BASE             (APB2PERIPH_BASE + 0x0000)
  1139. #define EXTI_BASE             (APB2PERIPH_BASE + 0x0400)
  1140. #define GPIOA_BASE            (APB2PERIPH_BASE + 0x0800)
  1141. #define GPIOB_BASE            (APB2PERIPH_BASE + 0x0C00)
  1142. #define GPIOC_BASE            (APB2PERIPH_BASE + 0x1000)
  1143. #define GPIOD_BASE            (APB2PERIPH_BASE + 0x1400)
  1144. #define GPIOE_BASE            (APB2PERIPH_BASE + 0x1800)
  1145. #define GPIOF_BASE            (APB2PERIPH_BASE + 0x1C00)
  1146. #define GPIOG_BASE            (APB2PERIPH_BASE + 0x2000)
  1147. #define ADC1_BASE             (APB2PERIPH_BASE + 0x2400)
  1148. #define ADC2_BASE             (APB2PERIPH_BASE + 0x2800)
  1149. #define TIM1_BASE             (APB2PERIPH_BASE + 0x2C00)
  1150. #define SPI1_BASE             (APB2PERIPH_BASE + 0x3000)
  1151. #define TIM8_BASE             (APB2PERIPH_BASE + 0x3400)
  1152. #define USART1_BASE           (APB2PERIPH_BASE + 0x3800)
  1153. #define ADC3_BASE             (APB2PERIPH_BASE + 0x3C00)
  1154. #define TIM15_BASE            (APB2PERIPH_BASE + 0x4000)
  1155. #define TIM16_BASE            (APB2PERIPH_BASE + 0x4400)
  1156. #define TIM17_BASE            (APB2PERIPH_BASE + 0x4800)
  1157. #define TIM9_BASE             (APB2PERIPH_BASE + 0x4C00)
  1158. #define TIM10_BASE            (APB2PERIPH_BASE + 0x5000)
  1159. #define TIM11_BASE            (APB2PERIPH_BASE + 0x5400)

  1161. #define SDIO_BASE             (PERIPH_BASE + 0x18000)

  1163. #define DMA1_BASE             (AHBPERIPH_BASE + 0x0000)
  1164. #define DMA1_Channel1_BASE    (AHBPERIPH_BASE + 0x0008)
  1165. #define DMA1_Channel2_BASE    (AHBPERIPH_BASE + 0x001C)
  1166. #define DMA1_Channel3_BASE    (AHBPERIPH_BASE + 0x0030)
  1167. #define DMA1_Channel4_BASE    (AHBPERIPH_BASE + 0x0044)
  1168. #define DMA1_Channel5_BASE    (AHBPERIPH_BASE + 0x0058)
  1169. #define DMA1_Channel6_BASE    (AHBPERIPH_BASE + 0x006C)
  1170. #define DMA1_Channel7_BASE    (AHBPERIPH_BASE + 0x0080)
  1171. #define DMA2_BASE             (AHBPERIPH_BASE + 0x0400)
  1172. #define DMA2_Channel1_BASE    (AHBPERIPH_BASE + 0x0408)
  1173. #define DMA2_Channel2_BASE    (AHBPERIPH_BASE + 0x041C)
  1174. #define DMA2_Channel3_BASE    (AHBPERIPH_BASE + 0x0430)
  1175. #define DMA2_Channel4_BASE    (AHBPERIPH_BASE + 0x0444)
  1176. #define DMA2_Channel5_BASE    (AHBPERIPH_BASE + 0x0458)
  1177. #define RCC_BASE              (AHBPERIPH_BASE + 0x1000)
  1178. #define CRC_BASE              (AHBPERIPH_BASE + 0x3000)

  1180. #define FLASH_R_BASE          (AHBPERIPH_BASE + 0x2000)
  1181. #define OB_BASE               ((uint32_t)0x1FFFF800)   

  1183. #define ETH_BASE              (AHBPERIPH_BASE + 0x8000)
  1184. #define ETH_MAC_BASE          (ETH_BASE)
  1185. #define ETH_MMC_BASE          (ETH_BASE + 0x0100)
  1186. #define ETH_PTP_BASE          (ETH_BASE + 0x0700)
  1187. #define ETH_DMA_BASE          (ETH_BASE + 0x1000)

  1189. #define FSMC_Bank1_R_BASE     (FSMC_R_BASE + 0x0000)
  1190. #define FSMC_Bank1E_R_BASE    (FSMC_R_BASE + 0x0104)
  1191. #define FSMC_Bank2_R_BASE     (FSMC_R_BASE + 0x0060)
  1192. #define FSMC_Bank3_R_BASE     (FSMC_R_BASE + 0x0080)
  1193. #define FSMC_Bank4_R_BASE     (FSMC_R_BASE + 0x00A0)

  1195. #define DBGMCU_BASE          ((uint32_t)0xE0042000)

  1197.   


  1200. #define TIM2                ((TIM_TypeDef *) TIM2_BASE)
  1201. #define TIM3                ((TIM_TypeDef *) TIM3_BASE)
  1202. #define TIM4                ((TIM_TypeDef *) TIM4_BASE)
  1203. #define TIM5                ((TIM_TypeDef *) TIM5_BASE)
  1204. #define TIM6                ((TIM_TypeDef *) TIM6_BASE)
  1205. #define TIM7                ((TIM_TypeDef *) TIM7_BASE)
  1206. #define TIM12               ((TIM_TypeDef *) TIM12_BASE)
  1207. #define TIM13               ((TIM_TypeDef *) TIM13_BASE)
  1208. #define TIM14               ((TIM_TypeDef *) TIM14_BASE)
  1209. #define RTC                 ((RTC_TypeDef *) RTC_BASE)
  1210. #define WWDG                ((WWDG_TypeDef *) WWDG_BASE)
  1211. #define IWDG                ((IWDG_TypeDef *) IWDG_BASE)
  1212. #define SPI2                ((SPI_TypeDef *) SPI2_BASE)
  1213. #define SPI3                ((SPI_TypeDef *) SPI3_BASE)
  1214. #define USART2              ((USART_TypeDef *) USART2_BASE)
  1215. #define USART3              ((USART_TypeDef *) USART3_BASE)
  1216. #define UART4               ((USART_TypeDef *) UART4_BASE)
  1217. #define UART5               ((USART_TypeDef *) UART5_BASE)
  1218. #define I2C1                ((I2C_TypeDef *) I2C1_BASE)
  1219. #define I2C2                ((I2C_TypeDef *) I2C2_BASE)
  1220. #define CAN1                ((CAN_TypeDef *) CAN1_BASE)
  1221. #define CAN2                ((CAN_TypeDef *) CAN2_BASE)
  1222. #define BKP                 ((BKP_TypeDef *) BKP_BASE)
  1223. #define PWR                 ((PWR_TypeDef *) PWR_BASE)
  1224. #define DAC                 ((DAC_TypeDef *) DAC_BASE)
  1225. #define CEC                 ((CEC_TypeDef *) CEC_BASE)
  1226. #define AFIO                ((AFIO_TypeDef *) AFIO_BASE)
  1227. #define EXTI                ((EXTI_TypeDef *) EXTI_BASE)
  1228. #define GPIOA               ((GPIO_TypeDef *) GPIOA_BASE)
  1229. #define GPIOB               ((GPIO_TypeDef *) GPIOB_BASE)
  1230. #define GPIOC               ((GPIO_TypeDef *) GPIOC_BASE)
  1231. #define GPIOD               ((GPIO_TypeDef *) GPIOD_BASE)
  1232. #define GPIOE               ((GPIO_TypeDef *) GPIOE_BASE)
  1233. #define GPIOF               ((GPIO_TypeDef *) GPIOF_BASE)
  1234. #define GPIOG               ((GPIO_TypeDef *) GPIOG_BASE)
  1235. #define ADC1                ((ADC_TypeDef *) ADC1_BASE)
  1236. #define ADC2                ((ADC_TypeDef *) ADC2_BASE)
  1237. #define TIM1                ((TIM_TypeDef *) TIM1_BASE)
  1238. #define SPI1                ((SPI_TypeDef *) SPI1_BASE)
  1239. #define TIM8                ((TIM_TypeDef *) TIM8_BASE)
  1240. #define USART1              ((USART_TypeDef *) USART1_BASE)
  1241. #define ADC3                ((ADC_TypeDef *) ADC3_BASE)
  1242. #define TIM15               ((TIM_TypeDef *) TIM15_BASE)
  1243. #define TIM16               ((TIM_TypeDef *) TIM16_BASE)
  1244. #define TIM17               ((TIM_TypeDef *) TIM17_BASE)
  1245. #define TIM9                ((TIM_TypeDef *) TIM9_BASE)
  1246. #define TIM10               ((TIM_TypeDef *) TIM10_BASE)
  1247. #define TIM11               ((TIM_TypeDef *) TIM11_BASE)
  1248. #define SDIO                ((SDIO_TypeDef *) SDIO_BASE)
  1249. #define DMA1                ((DMA_TypeDef *) DMA1_BASE)
  1250. #define DMA2                ((DMA_TypeDef *) DMA2_BASE)
  1251. #define DMA1_Channel1       ((DMA_Channel_TypeDef *) DMA1_Channel1_BASE)
  1252. #define DMA1_Channel2       ((DMA_Channel_TypeDef *) DMA1_Channel2_BASE)
  1253. #define DMA1_Channel3       ((DMA_Channel_TypeDef *) DMA1_Channel3_BASE)
  1254. #define DMA1_Channel4       ((DMA_Channel_TypeDef *) DMA1_Channel4_BASE)
  1255. #define DMA1_Channel5       ((DMA_Channel_TypeDef *) DMA1_Channel5_BASE)
  1256. #define DMA1_Channel6       ((DMA_Channel_TypeDef *) DMA1_Channel6_BASE)
  1257. #define DMA1_Channel7       ((DMA_Channel_TypeDef *) DMA1_Channel7_BASE)
  1258. #define DMA2_Channel1       ((DMA_Channel_TypeDef *) DMA2_Channel1_BASE)
  1259. #define DMA2_Channel2       ((DMA_Channel_TypeDef *) DMA2_Channel2_BASE)
  1260. #define DMA2_Channel3       ((DMA_Channel_TypeDef *) DMA2_Channel3_BASE)
  1261. #define DMA2_Channel4       ((DMA_Channel_TypeDef *) DMA2_Channel4_BASE)
  1262. #define DMA2_Channel5       ((DMA_Channel_TypeDef *) DMA2_Channel5_BASE)
  1263. #define RCC                 ((RCC_TypeDef *) RCC_BASE)
  1264. #define CRC                 ((CRC_TypeDef *) CRC_BASE)
  1265. #define FLASH               ((FLASH_TypeDef *) FLASH_R_BASE)
  1266. #define OB                  ((OB_TypeDef *) OB_BASE)
  1267. #define ETH                 ((ETH_TypeDef *) ETH_BASE)
  1268. #define FSMC_Bank1          ((FSMC_Bank1_TypeDef *) FSMC_Bank1_R_BASE)
  1269. #define FSMC_Bank1E         ((FSMC_Bank1E_TypeDef *) FSMC_Bank1E_R_BASE)
  1270. #define FSMC_Bank2          ((FSMC_Bank2_TypeDef *) FSMC_Bank2_R_BASE)
  1271. #define FSMC_Bank3          ((FSMC_Bank3_TypeDef *) FSMC_Bank3_R_BASE)
  1272. #define FSMC_Bank4          ((FSMC_Bank4_TypeDef *) FSMC_Bank4_R_BASE)
  1273. #define DBGMCU              ((DBGMCU_TypeDef *) DBGMCU_BASE)


  1276.   

  1278.    


  1281. #define  CRC_DR_DR                           ((uint32_t)0xFFFFFFFF)


  1284. #define  CRC_IDR_IDR                         ((uint8_t)0xFF)        


  1287. #define  CRC_CR_RESET                        ((uint8_t)0x01)        


  1290. #define  PWR_CR_LPDS                         ((uint16_t)0x0001)   
  1291. #define  PWR_CR_PDDS                         ((uint16_t)0x0002)   
  1292. #define  PWR_CR_CWUF                         ((uint16_t)0x0004)   
  1293. #define  PWR_CR_CSBF                         ((uint16_t)0x0008)   
  1294. #define  PWR_CR_PVDE                         ((uint16_t)0x0010)   

  1296. #define  PWR_CR_PLS                          ((uint16_t)0x00E0)   
  1297. #define  PWR_CR_PLS_0                        ((uint16_t)0x0020)   
  1298. #define  PWR_CR_PLS_1                        ((uint16_t)0x0040)   
  1299. #define  PWR_CR_PLS_2                        ((uint16_t)0x0080)   

  1301. #define  PWR_CR_PLS_2V2                      ((uint16_t)0x0000)   
  1302. #define  PWR_CR_PLS_2V3                      ((uint16_t)0x0020)   
  1303. #define  PWR_CR_PLS_2V4                      ((uint16_t)0x0040)   
  1304. #define  PWR_CR_PLS_2V5                      ((uint16_t)0x0060)   
  1305. #define  PWR_CR_PLS_2V6                      ((uint16_t)0x0080)   
  1306. #define  PWR_CR_PLS_2V7                      ((uint16_t)0x00A0)   
  1307. #define  PWR_CR_PLS_2V8                      ((uint16_t)0x00C0)   
  1308. #define  PWR_CR_PLS_2V9                      ((uint16_t)0x00E0)   

  1310. #define  PWR_CR_DBP                          ((uint16_t)0x0100)   


  1313. #define  PWR_CSR_WUF                         ((uint16_t)0x0001)   
  1314. #define  PWR_CSR_SBF                         ((uint16_t)0x0002)   
  1315. #define  PWR_CSR_PVDO                        ((uint16_t)0x0004)   
  1316. #define  PWR_CSR_EWUP                        ((uint16_t)0x0100)   


  1319. #define  BKP_DR1_D                           ((uint16_t)0xFFFF)   

  1321. #define  BKP_DR2_D                           ((uint16_t)0xFFFF)   

  1323. #define  BKP_DR3_D                           ((uint16_t)0xFFFF)   

  1325. #define  BKP_DR4_D                           ((uint16_t)0xFFFF)   

  1327. #define  BKP_DR5_D                           ((uint16_t)0xFFFF)   

  1329. #define  BKP_DR6_D                           ((uint16_t)0xFFFF)   

  1331. #define  BKP_DR7_D                           ((uint16_t)0xFFFF)   

  1333. #define  BKP_DR8_D                           ((uint16_t)0xFFFF)   

  1335. #define  BKP_DR9_D                           ((uint16_t)0xFFFF)   

  1337. #define  BKP_DR10_D                          ((uint16_t)0xFFFF)   

  1339. #define  BKP_DR11_D                          ((uint16_t)0xFFFF)   

  1341. #define  BKP_DR12_D                          ((uint16_t)0xFFFF)   

  1343. #define  BKP_DR13_D                          ((uint16_t)0xFFFF)   

  1345. #define  BKP_DR14_D                          ((uint16_t)0xFFFF)   

  1347. #define  BKP_DR15_D                          ((uint16_t)0xFFFF)   

  1349. #define  BKP_DR16_D                          ((uint16_t)0xFFFF)   

  1351. #define  BKP_DR17_D                          ((uint16_t)0xFFFF)   

  1353. #define  BKP_DR18_D                          ((uint16_t)0xFFFF)   

  1355. #define  BKP_DR19_D                          ((uint16_t)0xFFFF)   

  1357. #define  BKP_DR20_D                          ((uint16_t)0xFFFF)   

  1359. #define  BKP_DR21_D                          ((uint16_t)0xFFFF)   

  1361. #define  BKP_DR22_D                          ((uint16_t)0xFFFF)   

  1363. #define  BKP_DR23_D                          ((uint16_t)0xFFFF)   

  1365. #define  BKP_DR24_D                          ((uint16_t)0xFFFF)   

  1367. #define  BKP_DR25_D                          ((uint16_t)0xFFFF)   

  1369. #define  BKP_DR26_D                          ((uint16_t)0xFFFF)   

  1371. #define  BKP_DR27_D                          ((uint16_t)0xFFFF)   

  1373. #define  BKP_DR28_D                          ((uint16_t)0xFFFF)   

  1375. #define  BKP_DR29_D                          ((uint16_t)0xFFFF)   

  1377. #define  BKP_DR30_D                          ((uint16_t)0xFFFF)   

  1379. #define  BKP_DR31_D                          ((uint16_t)0xFFFF)   

  1381. #define  BKP_DR32_D                          ((uint16_t)0xFFFF)   

  1383. #define  BKP_DR33_D                          ((uint16_t)0xFFFF)   

  1385. #define  BKP_DR34_D                          ((uint16_t)0xFFFF)   

  1387. #define  BKP_DR35_D                          ((uint16_t)0xFFFF)   

  1389. #define  BKP_DR36_D                          ((uint16_t)0xFFFF)   

  1391. #define  BKP_DR37_D                          ((uint16_t)0xFFFF)   

  1393. #define  BKP_DR38_D                          ((uint16_t)0xFFFF)   

  1395. #define  BKP_DR39_D                          ((uint16_t)0xFFFF)   

  1397. #define  BKP_DR40_D                          ((uint16_t)0xFFFF)   

  1399. #define  BKP_DR41_D                          ((uint16_t)0xFFFF)   

  1401. #define  BKP_DR42_D                          ((uint16_t)0xFFFF)   

  1403. #define  BKP_RTCCR_CAL                       ((uint16_t)0x007F)   
  1404. #define  BKP_RTCCR_CCO                       ((uint16_t)0x0080)   
  1405. #define  BKP_RTCCR_ASOE                      ((uint16_t)0x0100)   
  1406. #define  BKP_RTCCR_ASOS                      ((uint16_t)0x0200)   

  1408. #define  BKP_CR_TPE                          ((uint8_t)0x01)        
  1409. #define  BKP_CR_TPAL                         ((uint8_t)0x02)        

  1411. #define  BKP_CSR_CTE                         ((uint16_t)0x0001)   
  1412. #define  BKP_CSR_CTI                         ((uint16_t)0x0002)   
  1413. #define  BKP_CSR_TPIE                        ((uint16_t)0x0004)   
  1414. #define  BKP_CSR_TEF                         ((uint16_t)0x0100)   
  1415. #define  BKP_CSR_TIF                         ((uint16_t)0x0200)   


  1418. #define  RCC_CR_HSION                        ((uint32_t)0x00000001)        
  1419. #define  RCC_CR_HSIRDY                       ((uint32_t)0x00000002)        
  1420. #define  RCC_CR_HSITRIM                      ((uint32_t)0x000000F8)        
  1421. #define  RCC_CR_HSICAL                       ((uint32_t)0x0000FF00)        
  1422. #define  RCC_CR_HSEON                        ((uint32_t)0x00010000)        
  1423. #define  RCC_CR_HSERDY                       ((uint32_t)0x00020000)        
  1424. #define  RCC_CR_HSEBYP                       ((uint32_t)0x00040000)        
  1425. #define  RCC_CR_CSSON                        ((uint32_t)0x00080000)        
  1426. #define  RCC_CR_PLLON                        ((uint32_t)0x01000000)        
  1427. #define  RCC_CR_PLLRDY                       ((uint32_t)0x02000000)        

  1429. #ifdef STM32F10X_CL
  1430. #define  RCC_CR_PLL2ON                       ((uint32_t)0x04000000)        
  1431. #define  RCC_CR_PLL2RDY                      ((uint32_t)0x08000000)        
  1432. #define  RCC_CR_PLL3ON                       ((uint32_t)0x10000000)        
  1433. #define  RCC_CR_PLL3RDY                      ((uint32_t)0x20000000)        
  1434. #endif

  1436. #define  RCC_CFGR_SW                         ((uint32_t)0x00000003)        
  1437. #define  RCC_CFGR_SW_0                       ((uint32_t)0x00000001)        
  1438. #define  RCC_CFGR_SW_1                       ((uint32_t)0x00000002)        

  1440. #define  RCC_CFGR_SW_HSI                     ((uint32_t)0x00000000)        
  1441. #define  RCC_CFGR_SW_HSE                     ((uint32_t)0x00000001)        
  1442. #define  RCC_CFGR_SW_PLL                     ((uint32_t)0x00000002)        

  1444. #define  RCC_CFGR_SWS                        ((uint32_t)0x0000000C)        
  1445. #define  RCC_CFGR_SWS_0                      ((uint32_t)0x00000004)        
  1446. #define  RCC_CFGR_SWS_1                      ((uint32_t)0x00000008)        

  1448. #define  RCC_CFGR_SWS_HSI                    ((uint32_t)0x00000000)        
  1449. #define  RCC_CFGR_SWS_HSE                    ((uint32_t)0x00000004)        
  1450. #define  RCC_CFGR_SWS_PLL                    ((uint32_t)0x00000008)        

  1452. #define  RCC_CFGR_HPRE                       ((uint32_t)0x000000F0)        
  1453. #define  RCC_CFGR_HPRE_0                     ((uint32_t)0x00000010)        
  1454. #define  RCC_CFGR_HPRE_1                     ((uint32_t)0x00000020)        
  1455. #define  RCC_CFGR_HPRE_2                     ((uint32_t)0x00000040)        
  1456. #define  RCC_CFGR_HPRE_3                     ((uint32_t)0x00000080)        

  1458. #define  RCC_CFGR_HPRE_DIV1                  ((uint32_t)0x00000000)        
  1459. #define  RCC_CFGR_HPRE_DIV2                  ((uint32_t)0x00000080)        
  1460. #define  RCC_CFGR_HPRE_DIV4                  ((uint32_t)0x00000090)        
  1461. #define  RCC_CFGR_HPRE_DIV8                  ((uint32_t)0x000000A0)        
  1462. #define  RCC_CFGR_HPRE_DIV16                 ((uint32_t)0x000000B0)        
  1463. #define  RCC_CFGR_HPRE_DIV64                 ((uint32_t)0x000000C0)        
  1464. #define  RCC_CFGR_HPRE_DIV128                ((uint32_t)0x000000D0)        
  1465. #define  RCC_CFGR_HPRE_DIV256                ((uint32_t)0x000000E0)        
  1466. #define  RCC_CFGR_HPRE_DIV512                ((uint32_t)0x000000F0)        

  1468. #define  RCC_CFGR_PPRE1                      ((uint32_t)0x00000700)        
  1469. #define  RCC_CFGR_PPRE1_0                    ((uint32_t)0x00000100)        
  1470. #define  RCC_CFGR_PPRE1_1                    ((uint32_t)0x00000200)        
  1471. #define  RCC_CFGR_PPRE1_2                    ((uint32_t)0x00000400)        

  1473. #define  RCC_CFGR_PPRE1_DIV1                 ((uint32_t)0x00000000)        
  1474. #define  RCC_CFGR_PPRE1_DIV2                 ((uint32_t)0x00000400)        
  1475. #define  RCC_CFGR_PPRE1_DIV4                 ((uint32_t)0x00000500)        
  1476. #define  RCC_CFGR_PPRE1_DIV8                 ((uint32_t)0x00000600)        
  1477. #define  RCC_CFGR_PPRE1_DIV16                ((uint32_t)0x00000700)        

  1479. #define  RCC_CFGR_PPRE2                      ((uint32_t)0x00003800)        
  1480. #define  RCC_CFGR_PPRE2_0                    ((uint32_t)0x00000800)        
  1481. #define  RCC_CFGR_PPRE2_1                    ((uint32_t)0x00001000)        
  1482. #define  RCC_CFGR_PPRE2_2                    ((uint32_t)0x00002000)        

  1484. #define  RCC_CFGR_PPRE2_DIV1                 ((uint32_t)0x00000000)        
  1485. #define  RCC_CFGR_PPRE2_DIV2                 ((uint32_t)0x00002000)        
  1486. #define  RCC_CFGR_PPRE2_DIV4                 ((uint32_t)0x00002800)        
  1487. #define  RCC_CFGR_PPRE2_DIV8                 ((uint32_t)0x00003000)        
  1488. #define  RCC_CFGR_PPRE2_DIV16                ((uint32_t)0x00003800)        

  1490. #define  RCC_CFGR_ADCPRE                     ((uint32_t)0x0000C000)        
  1491. #define  RCC_CFGR_ADCPRE_0                   ((uint32_t)0x00004000)        
  1492. #define  RCC_CFGR_ADCPRE_1                   ((uint32_t)0x00008000)        

  1494. #define  RCC_CFGR_ADCPRE_DIV2                ((uint32_t)0x00000000)        
  1495. #define  RCC_CFGR_ADCPRE_DIV4                ((uint32_t)0x00004000)        
  1496. #define  RCC_CFGR_ADCPRE_DIV6                ((uint32_t)0x00008000)        
  1497. #define  RCC_CFGR_ADCPRE_DIV8                ((uint32_t)0x0000C000)        

  1499. #define  RCC_CFGR_PLLSRC                     ((uint32_t)0x00010000)        

  1501. #define  RCC_CFGR_PLLXTPRE                   ((uint32_t)0x00020000)        

  1503. #define  RCC_CFGR_PLLMULL                    ((uint32_t)0x003C0000)        
  1504. #define  RCC_CFGR_PLLMULL_0                  ((uint32_t)0x00040000)        
  1505. #define  RCC_CFGR_PLLMULL_1                  ((uint32_t)0x00080000)        
  1506. #define  RCC_CFGR_PLLMULL_2                  ((uint32_t)0x00100000)        
  1507. #define  RCC_CFGR_PLLMULL_3                  ((uint32_t)0x00200000)        

  1509. #ifdef STM32F10X_CL
  1510. #define  RCC_CFGR_PLLSRC_HSI_Div2           ((uint32_t)0x00000000)        
  1511. #define  RCC_CFGR_PLLSRC_PREDIV1            ((uint32_t)0x00010000)        

  1513. #define  RCC_CFGR_PLLXTPRE_PREDIV1          ((uint32_t)0x00000000)        
  1514. #define  RCC_CFGR_PLLXTPRE_PREDIV1_Div2     ((uint32_t)0x00020000)        

  1516. #define  RCC_CFGR_PLLMULL4                  ((uint32_t)0x00080000)        
  1517. #define  RCC_CFGR_PLLMULL5                  ((uint32_t)0x000C0000)        
  1518. #define  RCC_CFGR_PLLMULL6                  ((uint32_t)0x00100000)        
  1519. #define  RCC_CFGR_PLLMULL7                  ((uint32_t)0x00140000)        
  1520. #define  RCC_CFGR_PLLMULL8                  ((uint32_t)0x00180000)        
  1521. #define  RCC_CFGR_PLLMULL9                  ((uint32_t)0x001C0000)        
  1522. #define  RCC_CFGR_PLLMULL6_5                ((uint32_t)0x00340000)        

  1524. #define  RCC_CFGR_OTGFSPRE                  ((uint32_t)0x00400000)        

  1526. #define  RCC_CFGR_MCO                       ((uint32_t)0x0F000000)        
  1527. #define  RCC_CFGR_MCO_0                     ((uint32_t)0x01000000)        
  1528. #define  RCC_CFGR_MCO_1                     ((uint32_t)0x02000000)        
  1529. #define  RCC_CFGR_MCO_2                     ((uint32_t)0x04000000)        
  1530. #define  RCC_CFGR_MCO_3                     ((uint32_t)0x08000000)        

  1532. #define  RCC_CFGR_MCO_NOCLOCK               ((uint32_t)0x00000000)        
  1533. #define  RCC_CFGR_MCO_SYSCLK                ((uint32_t)0x04000000)        
  1534. #define  RCC_CFGR_MCO_HSI                   ((uint32_t)0x05000000)        
  1535. #define  RCC_CFGR_MCO_HSE                   ((uint32_t)0x06000000)        
  1536. #define  RCC_CFGR_MCO_PLLCLK_Div2           ((uint32_t)0x07000000)        
  1537. #define  RCC_CFGR_MCO_PLL2CLK               ((uint32_t)0x08000000)        
  1538. #define  RCC_CFGR_MCO_PLL3CLK_Div2          ((uint32_t)0x09000000)        
  1539. #define  RCC_CFGR_MCO_Ext_HSE               ((uint32_t)0x0A000000)        
  1540. #define  RCC_CFGR_MCO_PLL3CLK               ((uint32_t)0x0B000000)        
  1541. #elif defined (STM32F10X_LD_VL) || defined (STM32F10X_MD_VL) || defined (STM32F10X_HD_VL)
  1542. #define  RCC_CFGR_PLLSRC_HSI_Div2           ((uint32_t)0x00000000)        
  1543. #define  RCC_CFGR_PLLSRC_PREDIV1            ((uint32_t)0x00010000)        

  1545. #define  RCC_CFGR_PLLXTPRE_PREDIV1          ((uint32_t)0x00000000)        
  1546. #define  RCC_CFGR_PLLXTPRE_PREDIV1_Div2     ((uint32_t)0x00020000)        

  1548. #define  RCC_CFGR_PLLMULL2                  ((uint32_t)0x00000000)        
  1549. #define  RCC_CFGR_PLLMULL3                  ((uint32_t)0x00040000)        
  1550. #define  RCC_CFGR_PLLMULL4                  ((uint32_t)0x00080000)        
  1551. #define  RCC_CFGR_PLLMULL5                  ((uint32_t)0x000C0000)        
  1552. #define  RCC_CFGR_PLLMULL6                  ((uint32_t)0x00100000)        
  1553. #define  RCC_CFGR_PLLMULL7                  ((uint32_t)0x00140000)        
  1554. #define  RCC_CFGR_PLLMULL8                  ((uint32_t)0x00180000)        
  1555. #define  RCC_CFGR_PLLMULL9                  ((uint32_t)0x001C0000)        
  1556. #define  RCC_CFGR_PLLMULL10                 ((uint32_t)0x00200000)        
  1557. #define  RCC_CFGR_PLLMULL11                 ((uint32_t)0x00240000)        
  1558. #define  RCC_CFGR_PLLMULL12                 ((uint32_t)0x00280000)        
  1559. #define  RCC_CFGR_PLLMULL13                 ((uint32_t)0x002C0000)        
  1560. #define  RCC_CFGR_PLLMULL14                 ((uint32_t)0x00300000)        
  1561. #define  RCC_CFGR_PLLMULL15                 ((uint32_t)0x00340000)        
  1562. #define  RCC_CFGR_PLLMULL16                 ((uint32_t)0x00380000)        

  1564. #define  RCC_CFGR_MCO                       ((uint32_t)0x07000000)        
  1565. #define  RCC_CFGR_MCO_0                     ((uint32_t)0x01000000)        
  1566. #define  RCC_CFGR_MCO_1                     ((uint32_t)0x02000000)        
  1567. #define  RCC_CFGR_MCO_2                     ((uint32_t)0x04000000)        

  1569. #define  RCC_CFGR_MCO_NOCLOCK               ((uint32_t)0x00000000)        
  1570. #define  RCC_CFGR_MCO_SYSCLK                ((uint32_t)0x04000000)        
  1571. #define  RCC_CFGR_MCO_HSI                   ((uint32_t)0x05000000)        
  1572. #define  RCC_CFGR_MCO_HSE                   ((uint32_t)0x06000000)        
  1573. #define  RCC_CFGR_MCO_PLL                   ((uint32_t)0x07000000)        
  1574. #else
  1575. #define  RCC_CFGR_PLLSRC_HSI_Div2           ((uint32_t)0x00000000)        
  1576. #define  RCC_CFGR_PLLSRC_HSE                ((uint32_t)0x00010000)        

  1578. #define  RCC_CFGR_PLLXTPRE_HSE              ((uint32_t)0x00000000)        
  1579. #define  RCC_CFGR_PLLXTPRE_HSE_Div2         ((uint32_t)0x00020000)        

  1581. #define  RCC_CFGR_PLLMULL2                  ((uint32_t)0x00000000)        
  1582. #define  RCC_CFGR_PLLMULL3                  ((uint32_t)0x00040000)        
  1583. #define  RCC_CFGR_PLLMULL4                  ((uint32_t)0x00080000)        
  1584. #define  RCC_CFGR_PLLMULL5                  ((uint32_t)0x000C0000)        
  1585. #define  RCC_CFGR_PLLMULL6                  ((uint32_t)0x00100000)        
  1586. #define  RCC_CFGR_PLLMULL7                  ((uint32_t)0x00140000)        
  1587. #define  RCC_CFGR_PLLMULL8                  ((uint32_t)0x00180000)        
  1588. #define  RCC_CFGR_PLLMULL9                  ((uint32_t)0x001C0000)        
  1589. #define  RCC_CFGR_PLLMULL10                 ((uint32_t)0x00200000)        
  1590. #define  RCC_CFGR_PLLMULL11                 ((uint32_t)0x00240000)        
  1591. #define  RCC_CFGR_PLLMULL12                 ((uint32_t)0x00280000)        
  1592. #define  RCC_CFGR_PLLMULL13                 ((uint32_t)0x002C0000)        
  1593. #define  RCC_CFGR_PLLMULL14                 ((uint32_t)0x00300000)        
  1594. #define  RCC_CFGR_PLLMULL15                 ((uint32_t)0x00340000)        
  1595. #define  RCC_CFGR_PLLMULL16                 ((uint32_t)0x00380000)        
  1596. #define  RCC_CFGR_USBPRE                    ((uint32_t)0x00400000)        

  1598. #define  RCC_CFGR_MCO                       ((uint32_t)0x07000000)        
  1599. #define  RCC_CFGR_MCO_0                     ((uint32_t)0x01000000)        
  1600. #define  RCC_CFGR_MCO_1                     ((uint32_t)0x02000000)        
  1601. #define  RCC_CFGR_MCO_2                     ((uint32_t)0x04000000)        

  1603. #define  RCC_CFGR_MCO_NOCLOCK               ((uint32_t)0x00000000)        
  1604. #define  RCC_CFGR_MCO_SYSCLK                ((uint32_t)0x04000000)        
  1605. #define  RCC_CFGR_MCO_HSI                   ((uint32_t)0x05000000)        
  1606. #define  RCC_CFGR_MCO_HSE                   ((uint32_t)0x06000000)        
  1607. #define  RCC_CFGR_MCO_PLL                   ((uint32_t)0x07000000)        
  1608. #endif

  1610. #define  RCC_CIR_LSIRDYF                     ((uint32_t)0x00000001)        
  1611. #define  RCC_CIR_LSERDYF                     ((uint32_t)0x00000002)        
  1612. #define  RCC_CIR_HSIRDYF                     ((uint32_t)0x00000004)        
  1613. #define  RCC_CIR_HSERDYF                     ((uint32_t)0x00000008)        
  1614. #define  RCC_CIR_PLLRDYF                     ((uint32_t)0x00000010)        
  1615. #define  RCC_CIR_CSSF                        ((uint32_t)0x00000080)        
  1616. #define  RCC_CIR_LSIRDYIE                    ((uint32_t)0x00000100)        
  1617. #define  RCC_CIR_LSERDYIE                    ((uint32_t)0x00000200)        
  1618. #define  RCC_CIR_HSIRDYIE                    ((uint32_t)0x00000400)        
  1619. #define  RCC_CIR_HSERDYIE                    ((uint32_t)0x00000800)        
  1620. #define  RCC_CIR_PLLRDYIE                    ((uint32_t)0x00001000)        
  1621. #define  RCC_CIR_LSIRDYC                     ((uint32_t)0x00010000)        
  1622. #define  RCC_CIR_LSERDYC                     ((uint32_t)0x00020000)        
  1623. #define  RCC_CIR_HSIRDYC                     ((uint32_t)0x00040000)        
  1624. #define  RCC_CIR_HSERDYC                     ((uint32_t)0x00080000)        
  1625. #define  RCC_CIR_PLLRDYC                     ((uint32_t)0x00100000)        
  1626. #define  RCC_CIR_CSSC                        ((uint32_t)0x00800000)        

  1628. #ifdef STM32F10X_CL
  1629. #define  RCC_CIR_PLL2RDYF                    ((uint32_t)0x00000020)        
  1630. #define  RCC_CIR_PLL3RDYF                    ((uint32_t)0x00000040)        
  1631. #define  RCC_CIR_PLL2RDYIE                   ((uint32_t)0x00002000)        
  1632. #define  RCC_CIR_PLL3RDYIE                   ((uint32_t)0x00004000)        
  1633. #define  RCC_CIR_PLL2RDYC                    ((uint32_t)0x00200000)        
  1634. #define  RCC_CIR_PLL3RDYC                    ((uint32_t)0x00400000)        
  1635. #endif

  1637. #define  RCC_APB2RSTR_AFIORST                ((uint32_t)0x00000001)        
  1638. #define  RCC_APB2RSTR_IOPARST                ((uint32_t)0x00000004)        
  1639. #define  RCC_APB2RSTR_IOPBRST                ((uint32_t)0x00000008)        
  1640. #define  RCC_APB2RSTR_IOPCRST                ((uint32_t)0x00000010)        
  1641. #define  RCC_APB2RSTR_IOPDRST                ((uint32_t)0x00000020)        
  1642. #define  RCC_APB2RSTR_ADC1RST                ((uint32_t)0x00000200)        

  1644. #if !defined (STM32F10X_LD_VL) && !defined (STM32F10X_MD_VL) && !defined (STM32F10X_HD_VL)
  1645. #define  RCC_APB2RSTR_ADC2RST                ((uint32_t)0x00000400)        
  1646. #endif

  1648. #define  RCC_APB2RSTR_TIM1RST                ((uint32_t)0x00000800)        
  1649. #define  RCC_APB2RSTR_SPI1RST                ((uint32_t)0x00001000)        
  1650. #define  RCC_APB2RSTR_USART1RST              ((uint32_t)0x00004000)        

  1652. #if defined (STM32F10X_LD_VL) || defined (STM32F10X_MD_VL) || defined (STM32F10X_HD_VL)
  1653. #define  RCC_APB2RSTR_TIM15RST               ((uint32_t)0x00010000)        
  1654. #define  RCC_APB2RSTR_TIM16RST               ((uint32_t)0x00020000)        
  1655. #define  RCC_APB2RSTR_TIM17RST               ((uint32_t)0x00040000)        
  1656. #endif

  1658. #if !defined (STM32F10X_LD) && !defined (STM32F10X_LD_VL)
  1659. #define  RCC_APB2RSTR_IOPERST               ((uint32_t)0x00000040)        
  1660. #endif

  1662. #if defined (STM32F10X_HD) || defined (STM32F10X_XL)
  1663. #define  RCC_APB2RSTR_IOPFRST               ((uint32_t)0x00000080)        
  1664. #define  RCC_APB2RSTR_IOPGRST               ((uint32_t)0x00000100)        
  1665. #define  RCC_APB2RSTR_TIM8RST               ((uint32_t)0x00002000)        
  1666. #define  RCC_APB2RSTR_ADC3RST               ((uint32_t)0x00008000)        
  1667. #endif

  1669. #if defined (STM32F10X_HD_VL)
  1670. #define  RCC_APB2RSTR_IOPFRST               ((uint32_t)0x00000080)        
  1671. #define  RCC_APB2RSTR_IOPGRST               ((uint32_t)0x00000100)        
  1672. #endif

  1674. #ifdef STM32F10X_XL
  1675. #define  RCC_APB2RSTR_TIM9RST               ((uint32_t)0x00080000)        
  1676. #define  RCC_APB2RSTR_TIM10RST              ((uint32_t)0x00100000)        
  1677. #define  RCC_APB2RSTR_TIM11RST              ((uint32_t)0x00200000)        
  1678. #endif

  1680. #define  RCC_APB1RSTR_TIM2RST                ((uint32_t)0x00000001)        
  1681. #define  RCC_APB1RSTR_TIM3RST                ((uint32_t)0x00000002)        
  1682. #define  RCC_APB1RSTR_WWDGRST                ((uint32_t)0x00000800)        
  1683. #define  RCC_APB1RSTR_USART2RST              ((uint32_t)0x00020000)        
  1684. #define  RCC_APB1RSTR_I2C1RST                ((uint32_t)0x00200000)        

  1686. #if !defined (STM32F10X_LD_VL) && !defined (STM32F10X_MD_VL) && !defined (STM32F10X_HD_VL)
  1687. #define  RCC_APB1RSTR_CAN1RST                ((uint32_t)0x02000000)        
  1688. #endif

  1690. #define  RCC_APB1RSTR_BKPRST                 ((uint32_t)0x08000000)        
  1691. #define  RCC_APB1RSTR_PWRRST                 ((uint32_t)0x10000000)        

  1693. #if !defined (STM32F10X_LD) && !defined (STM32F10X_LD_VL)
  1694. #define  RCC_APB1RSTR_TIM4RST               ((uint32_t)0x00000004)        
  1695. #define  RCC_APB1RSTR_SPI2RST               ((uint32_t)0x00004000)        
  1696. #define  RCC_APB1RSTR_USART3RST             ((uint32_t)0x00040000)        
  1697. #define  RCC_APB1RSTR_I2C2RST               ((uint32_t)0x00400000)        
  1698. #endif

  1700. #if defined (STM32F10X_HD) || defined (STM32F10X_MD) || defined (STM32F10X_LD) || defined  (STM32F10X_XL)
  1701. #define  RCC_APB1RSTR_USBRST                ((uint32_t)0x00800000)        
  1702. #endif

  1704. #if defined (STM32F10X_HD) || defined  (STM32F10X_CL) || defined  (STM32F10X_XL)
  1705. #define  RCC_APB1RSTR_TIM5RST                ((uint32_t)0x00000008)        
  1706. #define  RCC_APB1RSTR_TIM6RST                ((uint32_t)0x00000010)        
  1707. #define  RCC_APB1RSTR_TIM7RST                ((uint32_t)0x00000020)        
  1708. #define  RCC_APB1RSTR_SPI3RST                ((uint32_t)0x00008000)        
  1709. #define  RCC_APB1RSTR_UART4RST               ((uint32_t)0x00080000)        
  1710. #define  RCC_APB1RSTR_UART5RST               ((uint32_t)0x00100000)        
  1711. #define  RCC_APB1RSTR_DACRST                 ((uint32_t)0x20000000)        
  1712. #endif

  1714. #if defined (STM32F10X_LD_VL) || defined  (STM32F10X_MD_VL) || defined  (STM32F10X_HD_VL)
  1715. #define  RCC_APB1RSTR_TIM6RST                ((uint32_t)0x00000010)        
  1716. #define  RCC_APB1RSTR_TIM7RST                ((uint32_t)0x00000020)        
  1717. #define  RCC_APB1RSTR_DACRST                 ((uint32_t)0x20000000)        
  1718. #define  RCC_APB1RSTR_CECRST                 ((uint32_t)0x40000000)         
  1719. #endif

  1721. #if defined  (STM32F10X_HD_VL)
  1722. #define  RCC_APB1RSTR_TIM5RST                ((uint32_t)0x00000008)        
  1723. #define  RCC_APB1RSTR_TIM12RST               ((uint32_t)0x00000040)        
  1724. #define  RCC_APB1RSTR_TIM13RST               ((uint32_t)0x00000080)        
  1725. #define  RCC_APB1RSTR_TIM14RST               ((uint32_t)0x00000100)        
  1726. #define  RCC_APB1RSTR_SPI3RST                ((uint32_t)0x00008000)         
  1727. #define  RCC_APB1RSTR_UART4RST               ((uint32_t)0x00080000)        
  1728. #define  RCC_APB1RSTR_UART5RST               ((uint32_t)0x00100000)         
  1729. #endif

  1731. #ifdef STM32F10X_CL
  1732. #define  RCC_APB1RSTR_CAN2RST                ((uint32_t)0x04000000)        
  1733. #endif

  1735. #ifdef STM32F10X_XL
  1736. #define  RCC_APB1RSTR_TIM12RST               ((uint32_t)0x00000040)        
  1737. #define  RCC_APB1RSTR_TIM13RST               ((uint32_t)0x00000080)        
  1738. #define  RCC_APB1RSTR_TIM14RST               ((uint32_t)0x00000100)        
  1739. #endif

  1741. #define  RCC_AHBENR_DMA1EN                   ((uint16_t)0x0001)            
  1742. #define  RCC_AHBENR_SRAMEN                   ((uint16_t)0x0004)            
  1743. #define  RCC_AHBENR_FLITFEN                  ((uint16_t)0x0010)            
  1744. #define  RCC_AHBENR_CRCEN                    ((uint16_t)0x0040)            

  1746. #if defined (STM32F10X_HD) || defined  (STM32F10X_CL) || defined  (STM32F10X_HD_VL)
  1747. #define  RCC_AHBENR_DMA2EN                  ((uint16_t)0x0002)            
  1748. #endif

  1750. #if defined (STM32F10X_HD) || defined (STM32F10X_XL)
  1751. #define  RCC_AHBENR_FSMCEN                  ((uint16_t)0x0100)            
  1752. #define  RCC_AHBENR_SDIOEN                  ((uint16_t)0x0400)            
  1753. #endif

  1755. #if defined (STM32F10X_HD_VL)
  1756. #define  RCC_AHBENR_FSMCEN                  ((uint16_t)0x0100)            
  1757. #endif

  1759. #ifdef STM32F10X_CL
  1760. #define  RCC_AHBENR_OTGFSEN                 ((uint32_t)0x00001000)        
  1761. #define  RCC_AHBENR_ETHMACEN                ((uint32_t)0x00004000)        
  1762. #define  RCC_AHBENR_ETHMACTXEN              ((uint32_t)0x00008000)        
  1763. #define  RCC_AHBENR_ETHMACRXEN              ((uint32_t)0x00010000)        
  1764. #endif

  1766. #define  RCC_APB2ENR_AFIOEN                  ((uint32_t)0x00000001)        
  1767. #define  RCC_APB2ENR_IOPAEN                  ((uint32_t)0x00000004)        
  1768. #define  RCC_APB2ENR_IOPBEN                  ((uint32_t)0x00000008)        
  1769. #define  RCC_APB2ENR_IOPCEN                  ((uint32_t)0x00000010)        
  1770. #define  RCC_APB2ENR_IOPDEN                  ((uint32_t)0x00000020)        
  1771. #define  RCC_APB2ENR_ADC1EN                  ((uint32_t)0x00000200)        

  1773. #if !defined (STM32F10X_LD_VL) && !defined (STM32F10X_MD_VL) && !defined (STM32F10X_HD_VL)
  1774. #define  RCC_APB2ENR_ADC2EN                  ((uint32_t)0x00000400)        
  1775. #endif

  1777. #define  RCC_APB2ENR_TIM1EN                  ((uint32_t)0x00000800)        
  1778. #define  RCC_APB2ENR_SPI1EN                  ((uint32_t)0x00001000)        
  1779. #define  RCC_APB2ENR_USART1EN                ((uint32_t)0x00004000)        

  1781. #if defined (STM32F10X_LD_VL) || defined (STM32F10X_MD_VL) || defined (STM32F10X_HD_VL)
  1782. #define  RCC_APB2ENR_TIM15EN                 ((uint32_t)0x00010000)        
  1783. #define  RCC_APB2ENR_TIM16EN                 ((uint32_t)0x00020000)        
  1784. #define  RCC_APB2ENR_TIM17EN                 ((uint32_t)0x00040000)        
  1785. #endif

  1787. #if !defined (STM32F10X_LD) && !defined (STM32F10X_LD_VL)
  1788. #define  RCC_APB2ENR_IOPEEN                 ((uint32_t)0x00000040)        
  1789. #endif

  1791. #if defined (STM32F10X_HD) || defined (STM32F10X_XL)
  1792. #define  RCC_APB2ENR_IOPFEN                 ((uint32_t)0x00000080)        
  1793. #define  RCC_APB2ENR_IOPGEN                 ((uint32_t)0x00000100)        
  1794. #define  RCC_APB2ENR_TIM8EN                 ((uint32_t)0x00002000)        
  1795. #define  RCC_APB2ENR_ADC3EN                 ((uint32_t)0x00008000)        
  1796. #endif

  1798. #if defined (STM32F10X_HD_VL)
  1799. #define  RCC_APB2ENR_IOPFEN                 ((uint32_t)0x00000080)        
  1800. #define  RCC_APB2ENR_IOPGEN                 ((uint32_t)0x00000100)        
  1801. #endif

  1803. #ifdef STM32F10X_XL
  1804. #define  RCC_APB2ENR_TIM9EN                 ((uint32_t)0x00080000)        
  1805. #define  RCC_APB2ENR_TIM10EN                ((uint32_t)0x00100000)        
  1806. #define  RCC_APB2ENR_TIM11EN                ((uint32_t)0x00200000)        
  1807. #endif

  1809. #define  RCC_APB1ENR_TIM2EN                  ((uint32_t)0x00000001)        
  1810. #define  RCC_APB1ENR_TIM3EN                  ((uint32_t)0x00000002)        
  1811. #define  RCC_APB1ENR_WWDGEN                  ((uint32_t)0x00000800)        
  1812. #define  RCC_APB1ENR_USART2EN                ((uint32_t)0x00020000)        
  1813. #define  RCC_APB1ENR_I2C1EN                  ((uint32_t)0x00200000)        

  1815. #if !defined (STM32F10X_LD_VL) && !defined (STM32F10X_MD_VL) && !defined (STM32F10X_HD_VL)
  1816. #define  RCC_APB1ENR_CAN1EN                  ((uint32_t)0x02000000)        
  1817. #endif

  1819. #define  RCC_APB1ENR_BKPEN                   ((uint32_t)0x08000000)        
  1820. #define  RCC_APB1ENR_PWREN                   ((uint32_t)0x10000000)        

  1822. #if !defined (STM32F10X_LD) && !defined (STM32F10X_LD_VL)
  1823. #define  RCC_APB1ENR_TIM4EN                 ((uint32_t)0x00000004)        
  1824. #define  RCC_APB1ENR_SPI2EN                 ((uint32_t)0x00004000)        
  1825. #define  RCC_APB1ENR_USART3EN               ((uint32_t)0x00040000)        
  1826. #define  RCC_APB1ENR_I2C2EN                 ((uint32_t)0x00400000)        
  1827. #endif

  1829. #if defined (STM32F10X_HD) || defined (STM32F10X_MD) || defined  (STM32F10X_LD)
  1830. #define  RCC_APB1ENR_USBEN                  ((uint32_t)0x00800000)        
  1831. #endif

  1833. #if defined (STM32F10X_HD) || defined  (STM32F10X_CL)
  1834. #define  RCC_APB1ENR_TIM5EN                 ((uint32_t)0x00000008)        
  1835. #define  RCC_APB1ENR_TIM6EN                 ((uint32_t)0x00000010)        
  1836. #define  RCC_APB1ENR_TIM7EN                 ((uint32_t)0x00000020)        
  1837. #define  RCC_APB1ENR_SPI3EN                 ((uint32_t)0x00008000)        
  1838. #define  RCC_APB1ENR_UART4EN                ((uint32_t)0x00080000)        
  1839. #define  RCC_APB1ENR_UART5EN                ((uint32_t)0x00100000)        
  1840. #define  RCC_APB1ENR_DACEN                  ((uint32_t)0x20000000)        
  1841. #endif

  1843. #if defined (STM32F10X_LD_VL) || defined  (STM32F10X_MD_VL) || defined  (STM32F10X_HD_VL)
  1844. #define  RCC_APB1ENR_TIM6EN                 ((uint32_t)0x00000010)        
  1845. #define  RCC_APB1ENR_TIM7EN                 ((uint32_t)0x00000020)        
  1846. #define  RCC_APB1ENR_DACEN                  ((uint32_t)0x20000000)        
  1847. #define  RCC_APB1ENR_CECEN                  ((uint32_t)0x40000000)         
  1848. #endif

  1850. #ifdef STM32F10X_HD_VL
  1851. #define  RCC_APB1ENR_TIM5EN                 ((uint32_t)0x00000008)        
  1852. #define  RCC_APB1ENR_TIM12EN                ((uint32_t)0x00000040)        
  1853. #define  RCC_APB1ENR_TIM13EN                ((uint32_t)0x00000080)        
  1854. #define  RCC_APB1ENR_TIM14EN                ((uint32_t)0x00000100)        
  1855. #define  RCC_APB1ENR_SPI3EN                 ((uint32_t)0x00008000)        
  1856. #define  RCC_APB1ENR_UART4EN                ((uint32_t)0x00080000)        
  1857. #define  RCC_APB1ENR_UART5EN                ((uint32_t)0x00100000)         
  1858. #endif

  1860. #ifdef STM32F10X_CL
  1861. #define  RCC_APB1ENR_CAN2EN                  ((uint32_t)0x04000000)        
  1862. #endif

  1864. #ifdef STM32F10X_XL
  1865. #define  RCC_APB1ENR_TIM12EN                ((uint32_t)0x00000040)        
  1866. #define  RCC_APB1ENR_TIM13EN                ((uint32_t)0x00000080)        
  1867. #define  RCC_APB1ENR_TIM14EN                ((uint32_t)0x00000100)        
  1868. #endif

  1870. #define  RCC_BDCR_LSEON                      ((uint32_t)0x00000001)        
  1871. #define  RCC_BDCR_LSERDY                     ((uint32_t)0x00000002)        
  1872. #define  RCC_BDCR_LSEBYP                     ((uint32_t)0x00000004)        

  1874. #define  RCC_BDCR_RTCSEL                     ((uint32_t)0x00000300)        
  1875. #define  RCC_BDCR_RTCSEL_0                   ((uint32_t)0x00000100)        
  1876. #define  RCC_BDCR_RTCSEL_1                   ((uint32_t)0x00000200)        

  1878. #define  RCC_BDCR_RTCSEL_NOCLOCK             ((uint32_t)0x00000000)        
  1879. #define  RCC_BDCR_RTCSEL_LSE                 ((uint32_t)0x00000100)        
  1880. #define  RCC_BDCR_RTCSEL_LSI                 ((uint32_t)0x00000200)        
  1881. #define  RCC_BDCR_RTCSEL_HSE                 ((uint32_t)0x00000300)        

  1883. #define  RCC_BDCR_RTCEN                      ((uint32_t)0x00008000)        
  1884. #define  RCC_BDCR_BDRST                      ((uint32_t)0x00010000)        


  1887. #define  RCC_CSR_LSION                       ((uint32_t)0x00000001)        
  1888. #define  RCC_CSR_LSIRDY                      ((uint32_t)0x00000002)        
  1889. #define  RCC_CSR_RMVF                        ((uint32_t)0x01000000)        
  1890. #define  RCC_CSR_PINRSTF                     ((uint32_t)0x04000000)        
  1891. #define  RCC_CSR_PORRSTF                     ((uint32_t)0x08000000)        
  1892. #define  RCC_CSR_SFTRSTF                     ((uint32_t)0x10000000)        
  1893. #define  RCC_CSR_IWDGRSTF                    ((uint32_t)0x20000000)        
  1894. #define  RCC_CSR_WWDGRSTF                    ((uint32_t)0x40000000)        
  1895. #define  RCC_CSR_LPWRRSTF                    ((uint32_t)0x80000000)        

  1897. #ifdef STM32F10X_CL
  1898. #define  RCC_AHBRSTR_OTGFSRST               ((uint32_t)0x00001000)        
  1899. #define  RCC_AHBRSTR_ETHMACRST              ((uint32_t)0x00004000)        

  1901. #define  RCC_CFGR2_PREDIV1                  ((uint32_t)0x0000000F)        
  1902. #define  RCC_CFGR2_PREDIV1_0                ((uint32_t)0x00000001)        
  1903. #define  RCC_CFGR2_PREDIV1_1                ((uint32_t)0x00000002)        
  1904. #define  RCC_CFGR2_PREDIV1_2                ((uint32_t)0x00000004)        
  1905. #define  RCC_CFGR2_PREDIV1_3                ((uint32_t)0x00000008)        

  1907. #define  RCC_CFGR2_PREDIV1_DIV1             ((uint32_t)0x00000000)        
  1908. #define  RCC_CFGR2_PREDIV1_DIV2             ((uint32_t)0x00000001)        
  1909. #define  RCC_CFGR2_PREDIV1_DIV3             ((uint32_t)0x00000002)        
  1910. #define  RCC_CFGR2_PREDIV1_DIV4             ((uint32_t)0x00000003)        
  1911. #define  RCC_CFGR2_PREDIV1_DIV5             ((uint32_t)0x00000004)        
  1912. #define  RCC_CFGR2_PREDIV1_DIV6             ((uint32_t)0x00000005)        
  1913. #define  RCC_CFGR2_PREDIV1_DIV7             ((uint32_t)0x00000006)        
  1914. #define  RCC_CFGR2_PREDIV1_DIV8             ((uint32_t)0x00000007)        
  1915. #define  RCC_CFGR2_PREDIV1_DIV9             ((uint32_t)0x00000008)        
  1916. #define  RCC_CFGR2_PREDIV1_DIV10            ((uint32_t)0x00000009)        
  1917. #define  RCC_CFGR2_PREDIV1_DIV11            ((uint32_t)0x0000000A)        
  1918. #define  RCC_CFGR2_PREDIV1_DIV12            ((uint32_t)0x0000000B)        
  1919. #define  RCC_CFGR2_PREDIV1_DIV13            ((uint32_t)0x0000000C)        
  1920. #define  RCC_CFGR2_PREDIV1_DIV14            ((uint32_t)0x0000000D)        
  1921. #define  RCC_CFGR2_PREDIV1_DIV15            ((uint32_t)0x0000000E)        
  1922. #define  RCC_CFGR2_PREDIV1_DIV16            ((uint32_t)0x0000000F)        

  1924. #define  RCC_CFGR2_PREDIV2                  ((uint32_t)0x000000F0)        
  1925. #define  RCC_CFGR2_PREDIV2_0                ((uint32_t)0x00000010)        
  1926. #define  RCC_CFGR2_PREDIV2_1                ((uint32_t)0x00000020)        
  1927. #define  RCC_CFGR2_PREDIV2_2                ((uint32_t)0x00000040)        
  1928. #define  RCC_CFGR2_PREDIV2_3                ((uint32_t)0x00000080)        

  1930. #define  RCC_CFGR2_PREDIV2_DIV1             ((uint32_t)0x00000000)        
  1931. #define  RCC_CFGR2_PREDIV2_DIV2             ((uint32_t)0x00000010)        
  1932. #define  RCC_CFGR2_PREDIV2_DIV3             ((uint32_t)0x00000020)        
  1933. #define  RCC_CFGR2_PREDIV2_DIV4             ((uint32_t)0x00000030)        
  1934. #define  RCC_CFGR2_PREDIV2_DIV5             ((uint32_t)0x00000040)        
  1935. #define  RCC_CFGR2_PREDIV2_DIV6             ((uint32_t)0x00000050)        
  1936. #define  RCC_CFGR2_PREDIV2_DIV7             ((uint32_t)0x00000060)        
  1937. #define  RCC_CFGR2_PREDIV2_DIV8             ((uint32_t)0x00000070)        
  1938. #define  RCC_CFGR2_PREDIV2_DIV9             ((uint32_t)0x00000080)        
  1939. #define  RCC_CFGR2_PREDIV2_DIV10            ((uint32_t)0x00000090)        
  1940. #define  RCC_CFGR2_PREDIV2_DIV11            ((uint32_t)0x000000A0)        
  1941. #define  RCC_CFGR2_PREDIV2_DIV12            ((uint32_t)0x000000B0)        
  1942. #define  RCC_CFGR2_PREDIV2_DIV13            ((uint32_t)0x000000C0)        
  1943. #define  RCC_CFGR2_PREDIV2_DIV14            ((uint32_t)0x000000D0)        
  1944. #define  RCC_CFGR2_PREDIV2_DIV15            ((uint32_t)0x000000E0)        
  1945. #define  RCC_CFGR2_PREDIV2_DIV16            ((uint32_t)0x000000F0)        

  1947. #define  RCC_CFGR2_PLL2MUL                  ((uint32_t)0x00000F00)        
  1948. #define  RCC_CFGR2_PLL2MUL_0                ((uint32_t)0x00000100)        
  1949. #define  RCC_CFGR2_PLL2MUL_1                ((uint32_t)0x00000200)        
  1950. #define  RCC_CFGR2_PLL2MUL_2                ((uint32_t)0x00000400)        
  1951. #define  RCC_CFGR2_PLL2MUL_3                ((uint32_t)0x00000800)        

  1953. #define  RCC_CFGR2_PLL2MUL8                 ((uint32_t)0x00000600)        
  1954. #define  RCC_CFGR2_PLL2MUL9                 ((uint32_t)0x00000700)        
  1955. #define  RCC_CFGR2_PLL2MUL10                ((uint32_t)0x00000800)        
  1956. #define  RCC_CFGR2_PLL2MUL11                ((uint32_t)0x00000900)        
  1957. #define  RCC_CFGR2_PLL2MUL12                ((uint32_t)0x00000A00)        
  1958. #define  RCC_CFGR2_PLL2MUL13                ((uint32_t)0x00000B00)        
  1959. #define  RCC_CFGR2_PLL2MUL14                ((uint32_t)0x00000C00)        
  1960. #define  RCC_CFGR2_PLL2MUL16                ((uint32_t)0x00000E00)        
  1961. #define  RCC_CFGR2_PLL2MUL20                ((uint32_t)0x00000F00)        

  1963. #define  RCC_CFGR2_PLL3MUL                  ((uint32_t)0x0000F000)        
  1964. #define  RCC_CFGR2_PLL3MUL_0                ((uint32_t)0x00001000)        
  1965. #define  RCC_CFGR2_PLL3MUL_1                ((uint32_t)0x00002000)        
  1966. #define  RCC_CFGR2_PLL3MUL_2                ((uint32_t)0x00004000)        
  1967. #define  RCC_CFGR2_PLL3MUL_3                ((uint32_t)0x00008000)        

  1969. #define  RCC_CFGR2_PLL3MUL8                 ((uint32_t)0x00006000)        
  1970. #define  RCC_CFGR2_PLL3MUL9                 ((uint32_t)0x00007000)        
  1971. #define  RCC_CFGR2_PLL3MUL10                ((uint32_t)0x00008000)        
  1972. #define  RCC_CFGR2_PLL3MUL11                ((uint32_t)0x00009000)        
  1973. #define  RCC_CFGR2_PLL3MUL12                ((uint32_t)0x0000A000)        
  1974. #define  RCC_CFGR2_PLL3MUL13                ((uint32_t)0x0000B000)        
  1975. #define  RCC_CFGR2_PLL3MUL14                ((uint32_t)0x0000C000)        
  1976. #define  RCC_CFGR2_PLL3MUL16                ((uint32_t)0x0000E000)        
  1977. #define  RCC_CFGR2_PLL3MUL20                ((uint32_t)0x0000F000)        

  1979. #define  RCC_CFGR2_PREDIV1SRC               ((uint32_t)0x00010000)        
  1980. #define  RCC_CFGR2_PREDIV1SRC_PLL2          ((uint32_t)0x00010000)        
  1981. #define  RCC_CFGR2_PREDIV1SRC_HSE           ((uint32_t)0x00000000)        
  1982. #define  RCC_CFGR2_I2S2SRC                  ((uint32_t)0x00020000)        
  1983. #define  RCC_CFGR2_I2S3SRC                  ((uint32_t)0x00040000)        
  1984. #endif

  1986. #if defined (STM32F10X_LD_VL) || defined (STM32F10X_MD_VL) || defined (STM32F10X_HD_VL)
  1987. #define  RCC_CFGR2_PREDIV1                  ((uint32_t)0x0000000F)        
  1988. #define  RCC_CFGR2_PREDIV1_0                ((uint32_t)0x00000001)        
  1989. #define  RCC_CFGR2_PREDIV1_1                ((uint32_t)0x00000002)        
  1990. #define  RCC_CFGR2_PREDIV1_2                ((uint32_t)0x00000004)        
  1991. #define  RCC_CFGR2_PREDIV1_3                ((uint32_t)0x00000008)        

  1993. #define  RCC_CFGR2_PREDIV1_DIV1             ((uint32_t)0x00000000)        
  1994. #define  RCC_CFGR2_PREDIV1_DIV2             ((uint32_t)0x00000001)        
  1995. #define  RCC_CFGR2_PREDIV1_DIV3             ((uint32_t)0x00000002)        
  1996. #define  RCC_CFGR2_PREDIV1_DIV4             ((uint32_t)0x00000003)        
  1997. #define  RCC_CFGR2_PREDIV1_DIV5             ((uint32_t)0x00000004)        
  1998. #define  RCC_CFGR2_PREDIV1_DIV6             ((uint32_t)0x00000005)        
  1999. #define  RCC_CFGR2_PREDIV1_DIV7             ((uint32_t)0x00000006)        
  2000. #define  RCC_CFGR2_PREDIV1_DIV8             ((uint32_t)0x00000007)        
  2001. #define  RCC_CFGR2_PREDIV1_DIV9             ((uint32_t)0x00000008)        
  2002. #define  RCC_CFGR2_PREDIV1_DIV10            ((uint32_t)0x00000009)        
  2003. #define  RCC_CFGR2_PREDIV1_DIV11            ((uint32_t)0x0000000A)        
  2004. #define  RCC_CFGR2_PREDIV1_DIV12            ((uint32_t)0x0000000B)        
  2005. #define  RCC_CFGR2_PREDIV1_DIV13            ((uint32_t)0x0000000C)        
  2006. #define  RCC_CFGR2_PREDIV1_DIV14            ((uint32_t)0x0000000D)        
  2007. #define  RCC_CFGR2_PREDIV1_DIV15            ((uint32_t)0x0000000E)        
  2008. #define  RCC_CFGR2_PREDIV1_DIV16            ((uint32_t)0x0000000F)        
  2009. #endif
复制代码


分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖 顶顶 踩踩
回复

使用道具 举报

沙发
ID:583390 发表于 2019-10-24 09:19 | 只看该作者
感谢楼主分享
回复

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

手机版|小黑屋|51黑电子论坛 |51黑电子论坛6群 QQ 管理员QQ:125739409;技术交流QQ群281945664

Powered by 单片机教程网

快速回复 返回顶部 返回列表