找回密码
 立即注册

QQ登录

只需一步,快速开始

搜索
查看: 3178|回复: 0
打印 上一主题 下一主题
收起左侧

JTAG时钟导致的DM648网口异常

[复制链接]
跳转到指定楼层
楼主
ID:114320 发表于 2016-4-15 03:29 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
    今天看到了个帖子,关于DM648网口异常的。最终原因是JTAG的TCLK没有下拉导致。下面是原帖部分内容:
     We've been having problems with Ethernet comms on our custom board……
     The root of the problem is the need for a pull down on the TCK pin, as per TI Advisory note 1.1.4. I added this and the port started to behave itself instantly.      

    在网上搜到相关的注释及说明:
    因为JTAG的TCLK与网络部分的STCICLK共用,STCICLK需要默认下拉,而该引脚在DSP内部默认上拉,所以会导致网络模块异常。
    Figure Workaround Example
    Advisory 1.1.4
    Revision(s) Affected Details
    3-Port Ethernet Switch Subsystem (3PSW) clocking problem normal functional operation earlier (JTAG controller clock) internally shared 3-Port Ethernet Switch Subsystem's (3PSW) STCICLK test debug mode. order 3-Port Ethernet Switch Subsystem (3PSW) proper clocking normal functional operation, STCICLK needs held low. since there internal pullup TCK, keeps 3-Port Ethernet Switch Subsystem from locking external REFCLKP/N proper operation. should externally pulled down with resistor.




分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖 顶 踩
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

小黑屋|51黑电子论坛 |51黑电子论坛6群 QQ 管理员QQ:125739409;技术交流QQ群281945664

Powered by 单片机教程网

快速回复 返回顶部 返回列表