找回密码
 立即注册

QQ登录

只需一步,快速开始

搜索
查看: 3981|回复: 0
打印 上一主题 下一主题
收起左侧

PCB 设计注意事项系列 5:时钟和网口

[复制链接]
跳转到指定楼层
楼主
ID:165052 发表于 2017-5-3 17:49 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
CLK 分类:

1) HostClock:MCH_BCLK(差分信号)和 CPU_BCLK(差分信号),166/200MHZ

2) PCI_CLK:PCI_CLK【5:0】,33MHZ

3) REFCLK:14MHZ

4) USBCLK:48MHZ

5) DOTCLK:96MHZ

6) SRCCLK:(serial referenceclock)100MHZ

下载:
PCB设计注意事项系列5:时钟和网口.pdf (499.59 KB, 下载次数: 8)


分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖 顶 踩
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

手机版|小黑屋|51黑电子论坛 |51黑电子论坛6群 QQ 管理员QQ:125739409;技术交流QQ群281945664

Powered by 单片机教程网

快速回复 返回顶部 返回列表