第一章 绪论
频率计是实验室及生产中常用的一种测量设备。由于数字电路的飞速发展和数字集成电路的普及，利用电子技术器测量频率具有精度高、使用方便、测量迅速以及便于实现测量的自动化等一系列优点，故数字式测频测量仪器已发展成为近代频率测量的重要手段。频率量是几乎不经转换就得到的数字量，在数字频率计中，被测信号是以脉冲信号方法来传递、控制和计数的。其基本原理是以适当的逻辑电路，使电子计数器在预定的标准时间内累计待测的输入信号的脉冲个数，这样就实现频率测量
目前国外市场上的频率计功能更多样化，甚至可以测量电压，相位，功率等参数。国内虽然在采用大规模集成电路，改进设计，强化多功能方面取得很大进展，但其技术性能与国外同类先进产品相比还有一定差距。
1.2 课题研究内容
数字频率计是一种专门对被测信号频率进行测量的电子测 量仪器。其最基本的工作原理为：当被测信号在特定时间段T 内的周 期个数为N 时，则被测信号的频率f=N/T。 频率计主要由四个部分 构成：时基（T）电路、输入电路、计数显示电路以及控制电路。在 一个测量周期过程中，被测周期信号在输入电路中经过放大、整形、 微分操作之后形成特定周期的窄脉冲，送到主门的一个输入端。主门 的另外一个输入端为时基电路产生电路产生的闸门脉冲。在闸门脉冲 开启主门的期间，特定周期的窄脉冲才能通过主门，从而进入计数器 进行计数，计数器的显示电路则用来显示被测信号的频率值，内部控 制电路则用来完成各种测量功能之间的切换并实现测量设置。
本课程设计是基于TTL系列芯片的简易数字频率计数字频率计应用所学的数字电路和模拟电路的知识进行设计。在设计过程中，所有电路仿真均基于Mulstisim仿真软件。
电路由放大整形电路、时基电路、逻辑控制电路、计数锁存电路及译码显示电路组成。能够较精准的测量正弦波、三角波、方波的频率。
所谓频率，就是周期性信号在单位时间(1s)内变化的次数。若在一定时间间隔T内测得这个周期性信号的重复变化次数为N则其频率可表示为f=N/T
第二章 系统方案设计
2.1任务分析
1）测频范围：1Hz—10MHz，为保证测量精度，分为三个频段：
1Hz---999Hz
1kHz---999kHz
1MHz---10MHz
当信号频率超过规定的频率上限时，设有超量程指示。量程自动转换，量程显示用二极管指示（Hz，kHz，MHz）。
2）输入波形：函数发生器输出正弦波，信号幅度（峰值）10mV—3V
3)测量误差小于±1%;
4)结果用三位共阴数码管显示，最高位显示为有效数值，小数点可自动移动显示
2.2三种方案比较
方案一：采用的是中小规模数字集成电路
实现频率的测量，虽然其功能扩展不易实现，智能化程度也不高，也不太符合目前数字频率计的发展要求，但是对目前的我们来说，电路构成的基本原理相对容易理解，设计原理简单，是全硬件电路实现，电路稳定、精度高，大大的缩短了生产周期。不需要编程，实现起来相对简单。其主要元器件基本是我们所学习过的，就算没有学过，查阅资料理解起来也相对容易 。
方案二：采用单片机
采用单片机则可以很容易地解决方案中的问题，实现设计要求。也就是采用先测信号的周期，然后再通过单片机求周期的倒数的方法，从而得到我们所需要的低频信号的测量精度。由于用到单片机，控制电路计数等功能通过编写程序实现，减少了相关硬件的使用，降低了成本。而且利用C语言程序有很强的可修改性另外由于使用了功能较强的 AT89C51 芯片，使本系统可以通过对软件改进而扩展功能，提高测量精度。但是单片机也不再本人目前的学习范围内，所以不予考虑次方案。
方案三：采用可编程器件的技术
在设计方法、硬件电路的实现上都要比方案一和方案二简洁、新颖，而且采 用可编程逻辑器件（PLD）的 EDA 技术也是现代电子产品开发的方向，应用这种技术来 实现数字频率计的设计是可行的。但从系统设计的要求上看，要能实现测量频率是 1HZ～ 10MHZ 的范围，以频率 1HZ 为例，要达到误差小于1％的目的，必须显示3位的有效数字，而使用直接测频的方法，要达到达个测量精度，需要主门连续开启 100 秒。再就是EDA技术也不再本人目前的认知范围内，所以不予考虑次方案。
2.3方案选择
采用方案一
根据任务书要求，精度要求采用晶体电路，选用CD4518做计数器，充分利用CD4511的锁存，译码驱动功能，选择单稳态电路74LS123提供锁存信号。
整体电路原理图：
第三章 系统硬件设计
3.1总体框图
3.2单元电路设计与参数选择
时基电路：
使用32768Hz的晶振在经过CD4060芯片被14分频然后经过一个74LS74又被4分频最后得到0.5Hz的时钟信号也就是周期为2秒的标准时钟信号，高电平1秒低电平1秒，以此构成时基电路。
附：74LS74的功能表
闸门电路：
将标准脉冲和被测脉冲经74LS00构成的与非门电路输出。
附：74LS00引脚图
74LS真值表
控制电路：
该电路实现的逻辑功能是：当时基信号下降沿到来时产生锁存信号，锁存信号的Q端继续给下一个触发器下降沿而产生清零信号给计数器CD4518，而锁存信号Q非端给译码器CD4511的LE 端让其在短时间内（10pf*10k欧姆即为10^-7s）工作。此逻辑功能可通过一片74LS123来实现。它包含两个可重复触发的单稳态触发器，分别产生锁存和清零信号。
附：74LS123的引脚图和功能表
由功能表可知，当B端接高电平时只有A端有下降沿信号后Q非端才会有短暂的低电平而Q端才会继续给下一个1A端下降沿信号进而有清零作用。
锁存，译码与显示电路：
为了自动的计数更新，需要对计数器周期性清零，计数的结果需要锁存显示。
计数器用CD4518，高电平清零。锁存-译码-显示驱动选用CD4511，高电平锁存。
附：
CD4511的引脚图和功能表
CD4518引脚图和功能表及时序图
由CD4518功能表可知当时钟端接地时计数器只有在使能端接下降沿时才开始计数，再由时序图可知只有当Q4为9时才会有下降沿进而给下一个时钟端下降沿信号从而产生进位，以此来产生计数功能；有CD4511功能表可以当LE接低电平时译码器会工作而当LE为高电平时译码器则不会变化，因此LE端接上长时间的高电平信号后需要接上一个短暂的低电平信号以此来让数码管上的数字显示出被测频率来，这也与之前的控制电路74LS123的Q非端输出短暂的低电平相联系。
第四章 系统调试
4.1测试仪表
万用表、频率发生器、示波器
4.2 单元电路测试
时基电路：
闸门电路：
经调试后得到周期为2秒的时基信号
锁存信号：
4.3 系统总体测试
经频率发生器测试之后发现测量值与实际值之间有些许误差，但是相对误差没有很大。
4.4 指标测试分析与改进方法
总结
刚开始对于这个数字频率计的概念是不了解的，以为就是单纯地拿老师的原理图我们来连线但经过两周的持续时间中我了解到这个课程设计最重要是理解这个课程的真正含义，要我们自己去思考去设计并不是像电工电子实习一样，经过两周的学习，让我对学习更有自觉性和主动性课程设计时间虽然短，但从中我的学习兴趣和实验创新实践能力有较大提升。
这个频率计的课程设计让我对数字频率计有了较深的理解通过在实验中前期的设计我对频率计的五个基本电路有了较为全面的理解（时基电路、逻辑控制电路、译码显示电路和闸门电路）以及后期频率计的调试让我明白电路板的连线要非常细致，要了解每一块芯片的功能比如CD4511译码锁存作用、BD4518计数功能74LS123逻辑控制CD4060分频等。这样才能在连线调试过程中较为准确以及有效率的操作。在这次试验中我们小组也遇到了不少的困难，比如因为开始老师给出的电路原理图里面是有几处错误的，而我们也是丈二摸不着头脑，不知如何下手，之后在老师的指导下才明白了错误所在以及这样设计的用意，让我们不得不佩服设计者的智慧。真正明白了原理图之后的连线就比之前轻松很多了，我们明白了该如何去修正错误，例如因为之前的连线错误导致计数器在8的时候就开始进位，这肯定是错误的，因此需要用CD4518芯片功能表的第二种计数功能：Q4接下一个使能端，时钟端接低电平，这样就可以实现凡是得10进位了。
在这一周的设计中，我发现了自己许多的不足，在设计中遇到了一些困难，设计的电路经过测试并不能达到要求的功能，导致设计失败，又重新查找资料进行设计与修改，发现自己最大的问题在对芯片的工作原理掌握不够，导致在设计时走了很多弯路。另外就是不太熟悉仿真软件，不认识器件的英文，导致在找函数发生器，示波器等器件时耗费了一些时间。
设计结束后，我还特地去查阅了基于频率计设计的数字系统的应用。在电子系统非常广泛的应用领域内，到处可见到处理离散信息的数字电路。供消费用的微波炉和电视、先进的工业控制系统、空间通讯系统、交通控制雷达系统、医院急救系统等在设计过程中无一不用到数字技术。数字电路制造工业的进步，使得系统设计人员能在更小的空间内实现更多的功能，从而提高系统可靠性和速度。
课程设计中有汗水也有泪从中学到的不仅仅是如何设计频率计，学到的是设计，调试，学到了自己如何主动解决问题，增强了自己的实验创新能力。感谢课程设计，感谢熊老师。
致谢
感谢熊俊俏老师对我们小组不厌其烦的指导让我们对自身能力得到了明显的提高！
参考文献
《电子技术基础》 康华光 高教出版社
《电子线路设计、实验与测试》 谢自美 华中科技大学出版社
《电子技术实验》 汪学典 华中科技大学出版社
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
收藏
淘帖
顶
踩
