找回密码
 立即注册

QQ登录

只需一步,快速开始

搜索

EAD万年历实训报告及Verilog HDL源码

查看数: 6491 | 评论数: 1 | 收藏 2
关灯 | 提示:支持键盘翻页<-左 右->
    组图打开中,请稍候......
发布时间: 2018-5-14 17:47

正文摘要:

《EDA技术及应用》实训报告 1  系统设 1.1 设计要求 1.1.1 设计任务   设计并制作一台数字日历。 1.1.2 性能指标要求 ⑴用Verilog HDL语言设计一个数字日历。 ⑵数字日历能显示年、月、 ...

回复

ID:422637 发表于 2018-11-29 22:45
请教那个计时器模块怎么设计?

小黑屋|51黑电子论坛 |51黑电子论坛6群 QQ 管理员QQ:125739409;技术交流QQ群281945664

Powered by 单片机教程网

快速回复 返回顶部 返回列表