找回密码
 立即注册

QQ登录

只需一步,快速开始

搜索
收藏本版 (24) |订阅|存档

FPGA/CPLD 今日: 0|主题: 722|排名: 31 

作者 回复/查看 最后发表
全局置顶 隐藏置顶帖 预览 关于整顿无意义的回帖 attach_img  ...23456..29 uid:1 2015-5-22 02:41 1159208030 2022-9-27 22:36
隐藏置顶帖 预览 新手发帖技巧 attachment  ...23456..37 uid:1 2016-5-3 04:24 1452208573 2022-9-19 10:06
  版块主题   
预览 EP4CE6E22C8 FPGA最小系统电路原理图+PCB源文件 attach_img heatlevel agree uid:462734 2019-1-26 01:00 208988 2022-9-23 14:00
预览 大话FPGA书(非常通俗易懂的学习资料) attach_img heatlevel agree uid:270833 2018-8-16 14:53 76943 2022-9-23 11:04
预览 EDA设计数字频率计(Verilog源程序) attach_img agree uid:343799 2019-6-25 22:26 13677 2022-9-18 13:11
预览 开源自己做的CPLD+SRAM液晶驱动verilog代码 attach_img heatlevel agree uid:558132 2019-6-9 15:59 183894 2022-9-14 12:16
预览 Quartus II EDA频率计设计 attach_img agree uid:747475 2020-5-9 10:51 12471 2022-9-11 10:46
预览 VHDL实现16位计数器(带源程序) attach_img agree uid:1030457 2022-5-30 21:00 1404 2022-7-29 22:57
预览 Verilog HDL自动售货机系统设计与仿真实验报告 attachment heatlevel agree uid:242893 2017-11-10 11:16 1010148 2022-7-14 20:28
预览 EDA实训万年历加闹钟Verilog HDL程序 attach_img uid:247720 2017-12-7 20:32 33250 2022-7-14 19:54
预览 如何学习FPGA uid:262 2013-6-14 18:51 42856 2022-7-4 23:40
预览 维特比编码译码器 Viterbi译码算法 verilog代码 attach_img agree uid:1013802 2022-3-28 20:27 1909 2022-6-24 15:14
预览 俄罗斯方块Verilog HDL程序设计 attachment agree uid:704585 2021-3-19 17:37 21437 2022-6-23 15:06
预览 基于FPGA的超声波测距设计 附quartus程序等 attach_img heatlevel agree uid:466735 2019-3-3 18:36 107583 2022-6-22 17:23
预览 基于FPGA的音乐播放器设计(文档+工程) attach_img agree uid:776760 2021-8-19 02:40 1989 2022-6-22 17:10
预览 Verilog实现维特比译码 attachment uid:1035196 2022-6-16 16:02 0142 2022-6-16 16:02
预览 EDA 汽车尾灯控制器设计VHDL源码 attach_img agree uid:292670 2018-7-1 14:11 22519 2022-6-14 18:36
预览 VHDL四位全减器课程设计 Quartusii9.0源码附波形仿真图 attach_img agree uid:224298 2018-6-4 15:29 13872 2022-6-13 16:33
预览 基于fpga目标识别与跟踪 attach_img uid:826841 2020-10-8 12:43 21405 2022-6-12 11:08
预览 一看就会用的可编程逻辑器件GAL16v8 新人帖 attachment heatlevel agree uid:73422 2015-6-21 12:14 3910244 2022-6-7 15:11
预览 EP2C5Q208+AD9288双通道示波器原理图文件+FPGA工程包 attachment heatlevel agree uid:399339 2020-10-14 15:06 52669 2022-5-25 21:08
预览 基于FPGA的交通灯设计 附分频主控译码VHDL源程序 attachment agree uid:556863 2020-11-16 20:07 01969 2022-5-15 14:20
预览 ZYNQ ac706学习教程 agree uid:360555 2022-5-11 14:56 0362 2022-5-11 14:56
预览 基于FPGA的串口接收设计全过程 attach_img uid:107189 2016-3-3 19:10 75828 2022-5-7 13:56
预览 电子琴设计VHDL代码 attachment agree uid:1024028 2022-5-5 14:45 0356 2022-5-5 14:45
预览 verilog数字时钟程序 attach_img agree uid:1023916 2022-5-5 00:31 0370 2022-5-5 00:31
预览 verilog硬件语言入门教程(共172页pdf下载) attach_img heatlevel uid:373087 2018-7-17 10:26 2523149 2022-5-3 15:47
预览 VHDL数字电子钟6位8段数码管设计 quratus代码 attach_img agree uid:1016839 2022-4-10 16:10 0559 2022-4-10 16:10
预览 FPGA设计高级技巧(Xilinx) attachment uid:325686 2018-8-6 09:10 11424 2022-4-8 20:32
预览 学FPGA/ASIC一点提醒 uid:22218 2022-3-19 11:58 0385 2022-3-19 11:58
预览 如何使用AG256实现EPM240同样功能(Altera的PLD芯片) attach_img uid:926946 2022-3-12 20:24 0437 2022-3-12 20:24
预览 Verilog HDL语言在QuartusⅡ13.5软件中将出租车计费器基本结构分成5个... attach_img agree uid:522536 2022-3-12 11:54 0390 2022-3-12 11:54
预览 FPGA实现MD5算法 Quartus II 13.0 Verilog HDL 模块源码 (最大计算55字节) attach_img agree uid:57657 2022-3-9 10:20 0470 2022-3-9 10:20
预览 FPGA实现贪吃蛇游戏源程序 VGA显示模块 QuartusⅡ9.1代码 attach_img agree uid:1007214 2022-3-5 20:12 0562 2022-3-5 20:12
预览 VHDL语言设计四人抢答器方案源代码 agree uid:1007564 2022-3-1 16:41 2630 2022-3-2 09:42
预览 EDA数字频率计设计资料(VHDL语言) attach_img agree uid:958022 2021-8-1 01:12 21276 2022-2-24 18:30
预览 RobeiEDA关于抢答器的设计案例 attach_img agree uid:434973 2022-2-17 23:15 0330 2022-2-17 23:15
预览 Quartus Verilog HDL/FPGA 驱动4位动态数码管演示4位16进制累加 (每隔1秒加1) attach_img agree uid:57657 2022-1-16 09:27 2680 2022-2-16 12:38
预览 Verilog HDL的简单应用之74ls138功能的实现 agree uid:1003637 2022-1-27 12:17 1382 2022-2-16 08:42
预览 CPLD作为并行接口 uid:51472 2013-7-9 04:00 13229 2022-1-27 15:21
预览 VHDL编写的10秒计时器 attach_img uid:793816 2021-6-4 23:30 1867 2022-1-8 21:23
预览 FPGA学习及设计中的注意事项 heatlevel - [回帖奖励 18 ] uid:69352 2014-12-20 14:35 153985 2022-1-5 15:24
预览 用VHDL编写的篮球30秒计时器 attach_img agree uid:793816 2021-6-4 22:14 11132 2022-1-1 09:50
预览 基于FPGA的PLL动态输出设计 attach_img uid:522457 2021-9-23 11:59 2766 2021-12-26 22:31
预览 数电基于FPGA的数字时钟的设计及仿真结果分析 attachment agree uid:465770 2019-1-10 13:58 24231 2021-12-23 15:55
预览 手把手教你学习FPGA入门系列视频教程,不看后悔哟 新人帖 attachment heatlevel  ...2 uid:52663 2013-8-5 10:03 4322556 2021-12-23 13:57
预览 FPGA模拟交通灯效果 Verilog源代码 attach_img agree uid:995516 2021-12-22 10:05 0581 2021-12-22 10:05
预览 基于FPGA的硬件电子琴设计(文档+工程) attach_img agree uid:776760 2021-8-19 02:41 1905 2021-12-20 08:59
预览 QuartusII设计的数字日历 附verilogHDL源程序 attach_img agree uid:329016 2020-11-4 20:39 42460 2021-12-17 13:21
预览 Quartus II Verilog HDL语言Max10OC简易交通灯设计 初学者的小脚丫 attach_img agree uid:828188 2020-10-28 20:11 53315 2021-12-12 08:29
预览 基于VHDL的直流电机控制系统的设计报告 attachment agree uid:263449 2018-1-17 02:44 46370 2021-12-11 19:40
预览 基于quartus的直流电机控制实验 含源代码、电路图、仿真波形图 attach_img agree uid:770361 2020-6-5 15:05 32964 2021-12-11 19:12
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 立即注册

本版积分规则

手机版|小黑屋|51黑电子论坛 |51黑电子论坛6群 QQ 管理员QQ:125739409;技术交流QQ群281945664

Powered by 单片机教程网

返回顶部 返回版块