设为首页收藏本站
开启辅助访问 切换到宽版

 找回密码
 立即注册

QQ登录

只需一步，快速开始

热门： 51单片机 | 24小时必答区 | 单片机教程 | 单片机DIY制作 | STM32 | Cortex M3 | 模数电子 | 电子DIY制作 | 音响/功放 | 拆机乐园 | Arduino | 嵌入式OS | 程序设计

搜索
»论坛 › 嵌入式/单片机论坛› FPGA/CPLD
收藏本版 (25) |订阅|存档

FPGA/CPLD 今日: 0|主题: 723|排名: 30 

新窗 全部主题  最新主题  最新回复  热门  热帖  精华  更多 
作者 回复/查看 最后发表
全局置顶 隐藏置顶帖 预览 关于整顿无意义的回帖 attach_img  ...23456..30 uid:1 2015-5-22 02:41 1187230099 2023-5-28 22:41
隐藏置顶帖 预览 新手发帖技巧 attachment  ...23456..37 uid:1 2016-5-3 04:24 1452226393 2023-5-15 16:34
  版块主题   
预览 千兆以太网设计 agree uid:900023 2021-4-2 16:10 01774 2023-5-19 23:34
预览 EDA多功能数字钟(源代码） uid:51024 2014-7-30 14:06 23555 2023-5-11 23:24
预览 VHDL四选一的结构描述 uid:833673 2023-3-17 15:42 1289 2023-5-10 15:34
预览 FPGA学习及设计中的注意事项 heatlevel - [回帖奖励 18 ] uid:69352 2014-12-20 14:35 224674 2023-4-22 10:46
预览 基于FPGA的硬件电子琴设计（文档+工程） attach_img agree uid:776760 2021-8-19 02:41 11444 2023-4-19 17:39
预览 EP2C5Q208+AD9288双通道示波器原理图文件+FPGA工程包 attachment heatlevel agree uid:399339 2020-10-14 15:06 73554 2023-4-15 23:04
预览 基于FPGA的超声波测距设计 附quartus程序等 attach_img heatlevel agree uid:466735 2019-3-3 18:36 128838 2023-4-12 15:52
预览 FPGA实现贪吃蛇游戏源程序 VGA显示模块 QuartusⅡ9.1代码 attach_img agree uid:1007214 2022-3-5 20:12 01155 2023-2-23 16:30
预览 用VHDL编写的篮球30秒计时器 attach_img agree uid:793816 2021-6-4 22:14 11707 2023-1-1 15:55
预览 RISC-V指令集详解 RISCV-spec-v2.1中文版下载（共114页pdf） attach_img heatlevel  ...2 uid:342727 2018-6-1 10:38 5435204 2022-12-29 16:42
预览 基于FPGA的洗衣机控制器设计 VHDL程序 attachment agree uid:816987 2020-11-30 08:52 22063 2022-12-27 16:49
预览 FPGA电压采集DA输出原理图 attach_img uid:523823 2022-12-12 15:51 0472 2022-12-12 15:51
预览 基于VHDL语言的电子时钟设计-ISE开发的EDA源码 晶振25Mhz attach_img agree uid:191542 2019-1-9 21:42 33580 2022-12-11 01:48
预览 俄罗斯方块Verilog HDL程序设计 attachment agree uid:704585 2021-3-19 17:37 22009 2022-12-8 14:58
预览 基于一般模型的计数器的FPGA设计报告 attachment uid:346604 2018-6-7 00:26 39612 2022-12-7 11:19
预览 VHDL编写的汽车尾灯控制器代码 attach_img agree uid:992677 2022-12-5 18:42 0394 2022-12-5 18:42
预览 出租车计费器verilog HDL源程序 attach_img uid:329016 2020-11-4 20:55 22485 2022-11-29 15:27
预览 我做的EDA密码锁仿真Quartus II课程设计报告 新人帖 attach_img heatlevel agree uid:215389 2017-6-28 15:55 159397 2022-11-29 11:34
预览 QuartusII设计的数字日历 附verilogHDL源程序 attach_img heatlevel agree uid:329016 2020-11-4 20:39 53532 2022-11-27 15:00
预览 EDA智能电子抢答器的设计 attach_img agree uid:568129 2019-12-12 21:37 12526 2022-11-13 17:56
预览 FPGA系列学习教程资料 attachment uid:43336 2019-4-1 17:25 22210 2022-11-9 16:29
预览 如何学习FPGA heatlevel uid:262 2013-6-14 18:51 53493 2022-10-21 10:06
预览 如何使用AG256实现EPM240同样功能（Altera的PLD芯片） attach_img uid:926946 2021-5-25 12:46 12213 2022-10-12 11:48
预览 EP4CE6E22C8 FPGA最小系统电路原理图+PCB源文件 attach_img heatlevel agree uid:462734 2019-1-26 01:00 2010223 2022-9-23 14:00
预览 大话FPGA书（非常通俗易懂的学习资料） attach_img heatlevel agree uid:270833 2018-8-16 14:53 77697 2022-9-23 11:04
预览 EDA设计数字频率计（Verilog源程序） attach_img agree uid:343799 2019-6-25 22:26 14377 2022-9-18 13:11
预览 开源自己做的CPLD+SRAM液晶驱动verilog代码 attach_img heatlevel agree uid:558132 2019-6-9 15:59 184466 2022-9-14 12:16
预览 Quartus II EDA频率计设计 attach_img heatlevel agree uid:747475 2020-5-9 10:51 12916 2022-9-11 10:46
预览 VHDL实现16位计数器(带源程序) attach_img agree uid:1030457 2022-5-30 21:00 1976 2022-7-29 22:57
预览 Verilog HDL自动售货机系统设计与仿真实验报告 attachment heatlevel agree uid:242893 2017-11-10 11:16 1010889 2022-7-14 20:28
预览 EDA实训万年历加闹钟Verilog HDL程序 attach_img uid:247720 2017-12-7 20:32 33858 2022-7-14 19:54
预览 基于FPGA的音乐播放器设计（文档+工程） attach_img agree uid:776760 2021-8-19 02:40 11588 2022-6-22 17:10
预览 Verilog实现维特比译码 attachment uid:1035196 2022-6-16 16:02 0498 2022-6-16 16:02
预览 EDA 汽车尾灯控制器设计VHDL源码 attach_img agree uid:292670 2018-7-1 14:11 23065 2022-6-14 18:36
预览 VHDL四位全减器课程设计 Quartusii9.0源码附波形仿真图 attach_img agree uid:224298 2018-6-4 15:29 14424 2022-6-13 16:33
预览 基于fpga目标识别与跟踪 attach_img uid:826841 2020-10-8 12:43 21832 2022-6-12 11:08
预览 一看就会用的可编程逻辑器件GAL16v8 新人帖 attachment heatlevel agree uid:73422 2015-6-21 12:14 3911559 2022-6-7 15:11
预览 基于FPGA的交通灯设计 附分频主控译码VHDL源程序 attachment agree uid:556863 2020-11-16 20:07 02736 2022-5-15 14:20
预览 ZYNQ ac706学习教程 agree uid:360555 2022-5-11 14:56 0827 2022-5-11 14:56
预览 基于FPGA的串口接收设计全过程 attach_img heatlevel uid:107189 2016-3-3 19:10 76442 2022-5-7 13:56
预览 电子琴设计VHDL代码 attachment agree uid:1024028 2022-5-5 14:45 0764 2022-5-5 14:45
预览 verilog数字时钟程序 attach_img agree uid:1023916 2022-5-5 00:31 0752 2022-5-5 00:31
预览 verilog硬件语言入门教程（共172页pdf下载） attach_img heatlevel uid:373087 2018-7-17 10:26 2524051 2022-5-3 15:47
预览 VHDL数字电子钟6位8段数码管设计 quratus代码 attach_img agree uid:1016839 2022-4-10 16:10 01126 2022-4-10 16:10
预览 FPGA设计高级技巧（Xilinx） attachment uid:325686 2018-8-6 09:10 11782 2022-4-8 20:32
预览 学FPGA/ASIC一点提醒 uid:22218 2022-3-19 11:58 0733 2022-3-19 11:58
预览 如何使用AG256实现EPM240同样功能（Altera的PLD芯片） attach_img uid:926946 2022-3-12 20:24 0891 2022-3-12 20:24
预览 Verilog HDL语言在QuartusⅡ13.5软件中将出租车计费器基本结构分成5个... attach_img agree uid:522536 2022-3-12 11:54 0719 2022-3-12 11:54
预览 FPGA实现MD5算法 Quartus II 13.0 Verilog HDL 模块源码 (最大计算55字节) attach_img agree uid:57657 2022-3-9 10:20 0903 2022-3-9 10:20
预览 VHDL语言设计四人抢答器方案源代码 agree uid:1007564 2022-3-1 16:41 21463 2022-3-2 09:42
下一页 »
12345678910... 15下一页
 返 回 发新帖

快速发帖

还可输入 80 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 立即注册

本版积分规则

手机版|小黑屋|51黑电子论坛 |51黑电子论坛6群 QQ 管理员QQ:125739409;技术交流QQ群281945664

Powered by 单片机教程网

返回顶部 返回版块