设为首页收藏本站

开启辅助访问切换到宽版

热门： 51单片机 | 24小时必答区 | 单片机教程 | 单片机DIY制作 | STM32 | Cortex M3 | 模数电子 | 电子DIY制作 | 音响/功放 | 拆机乐园 | Arduino | 嵌入式OS | 程序设计

»论坛 › 嵌入式/单片机论坛 › FPGA/CPLD › MIG IP核在Vivado中出现错误：[Place 30-575] Sub-optim ...

发新帖

查看: 104|回复: 0

上一主题

下一主题

收起左侧

MIG IP核在Vivado中出现错误：[Place 30-575] Sub-optimal placement for a clock-...

电梯直达

跳转到指定楼层

楼主

ID:313887 发表于 2025-7-20 21:26 | 只看该作者 |只看大图回帖奖励

回帖奖励

|倒序浏览 |阅读模式

在Vivado配置完成引脚后，进行编译的时候，出现了如图1所示的错误，
目前解决的方法是在输入的时钟到MMCM之间增加一级BUFG作为缓冲，代码如下：
BUFG usr_clk_bufg_inst
(
.I(sys_clk), //引脚输入时钟
.O(usr_clk_bufg) //传入MMCM的时钟
); // 插入 BUFG

参考的链接1：
错误记录：[Place 30-681] Sub-optimal placement for a global clock-capable IO pin and MMCM pair. - Little_R - 博客园 (cnblogs.com)参考的链接2：
Xilinx KU040 FPGA的mmcm使用问题 - 数字IC设计讨论(IC前端|FPGA|ASIC) - EETOP 创芯网论坛 (原名：电子顶级开发网) -

本主题由 51hei糖糖执行审核通过

调试时的代码.png (36.29 KB, 下载次数: 0)

图1 报错的信息

图1 报错的信息

评分

参与人数 1	黑币 +50	收起理由
admin	+ 50	共享资料的奖励！

查看全部评分

分享到: QQ好友和群 QQ空间 腾讯微博 腾讯朋友

收藏0 淘帖0 顶0 踩0

回复

使用道具举报

发新帖

小黑屋|51黑电子论坛 | 管理员QQ:125739409;技术交流QQ群281945664

Powered by 单片机教程网

快速回复 返回顶部 返回列表