FPGA/CPLD 今日: 0|主题: 731|排名: 32

新窗全部主题最新主题最新回复热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览 EDA智能电子抢答器的设计	uid:568129 2019-12-12 21:37	13357	2022-11-13 17:56
预览如何学习FPGA	uid:262 2013-6-14 18:51	54513	2022-10-21 10:06
预览如何使用AG256实现EPM240同样功能（Altera的PLD芯片）	uid:926946 2021-5-25 12:46	12902	2022-10-12 11:48
预览 EDA设计数字频率计（Verilog源程序）	uid:343799 2019-6-25 22:26	15394	2022-9-18 13:11
预览 Quartus II EDA频率计设计	uid:747475 2020-5-9 10:51	13756	2022-9-11 10:46
预览 VHDL实现16位计数器(带源程序)	uid:1030457 2022-5-30 21:00	11937	2022-7-29 22:57
预览 EDA实训万年历加闹钟Verilog HDL程序	uid:247720 2017-12-7 20:32	34880	2022-7-14 19:54
预览基于FPGA的音乐播放器设计（文档+工程）	uid:776760 2021-8-19 02:40	12417	2022-6-22 17:10
预览 Verilog实现维特比译码	uid:1035196 2022-6-16 16:02	01253	2022-6-16 16:02
预览 EDA 汽车尾灯控制器设计VHDL源码	uid:292670 2018-7-1 14:11	24089	2022-6-14 18:36
预览 VHDL四位全减器课程设计 Quartusii9.0源码附波形仿真图	uid:224298 2018-6-4 15:29	15459	2022-6-13 16:33
预览 ZYNQ ac706学习教程	uid:360555 2022-5-11 14:56	01846	2022-5-11 14:56
预览基于FPGA的串口接收设计全过程	uid:107189 2016-3-3 19:10	77404	2022-5-7 13:56
预览电子琴设计VHDL代码	uid:1024028 2022-5-5 14:45	01357	2022-5-5 14:45
预览 verilog数字时钟程序	uid:1023916 2022-5-5 00:31	01340	2022-5-5 00:31
预览 VHDL数字电子钟6位8段数码管设计 quratus代码	uid:1016839 2022-4-10 16:10	01978	2022-4-10 16:10
预览 FPGA设计高级技巧（Xilinx）	uid:325686 2018-8-6 09:10	12689	2022-4-8 20:32
预览学FPGA/ASIC一点提醒	uid:22218 2022-3-19 11:58	01279	2022-3-19 11:58
预览如何使用AG256实现EPM240同样功能（Altera的PLD芯片）	uid:926946 2022-3-12 20:24	01843	2022-3-12 20:24
预览 Verilog HDL语言在QuartusⅡ13.5软件中将出租车计费器基本结构分成5个...	uid:522536 2022-3-12 11:54	01326	2022-3-12 11:54
预览 FPGA实现MD5算法 Quartus II 13.0 Verilog HDL 模块源码 (最大计算55字节)	uid:57657 2022-3-9 10:20	01620	2022-3-9 10:20
预览 VHDL语言设计四人抢答器方案源代码	uid:1007564 2022-3-1 16:41	22642	2022-3-2 09:42
预览 EDA数字频率计设计资料（VHDL语言）	uid:958022 2021-8-1 01:12	22660	2022-2-24 18:30
预览 RobeiEDA关于抢答器的设计案例	uid:434973 2022-2-17 23:15	01094	2022-2-17 23:15
预览 Quartus Verilog HDL/FPGA 驱动4位动态数码管演示4位16进制累加 (每隔1秒加1)	uid:57657 2022-1-16 09:27	22406	2022-2-16 12:38
预览 Verilog HDL的简单应用之74ls138功能的实现	uid:1003637 2022-1-27 12:17	11823	2022-2-16 08:42
预览 CPLD作为并行接口	uid:51472 2013-7-9 04:00	14380	2022-1-27 15:21
预览 VHDL编写的10秒计时器	uid:793816 2021-6-4 23:30	11997	2022-1-8 21:23
预览基于FPGA的PLL动态输出设计	uid:522457 2021-9-23 11:59	21608	2021-12-26 22:31
预览数电基于FPGA的数字时钟的设计及仿真结果分析	uid:465770 2019-1-10 13:58	25588	2021-12-23 15:55
预览手把手教你学习FPGA入门系列视频教程,不看后悔哟 ...2	uid:52663 2013-8-5 10:03	4325250	2021-12-23 13:57
预览 Quartus II Verilog HDL语言Max10OC简易交通灯设计初学者的小脚丫	uid:828188 2020-10-28 20:11	55484	2021-12-12 08:29
预览基于VHDL的直流电机控制系统的设计报告	uid:263449 2018-1-17 02:44	47968	2021-12-11 19:40
预览 FPGA实现出租车计价器	uid:426797 2021-6-25 15:13	12505	2021-11-12 18:58
预览黑金verilog那些事系列教程	uid:974725 2021-10-25 14:17	01778	2021-10-25 14:17
预览通过一个例子来讲述quartus II软件的使用	uid:443001 2018-12-10 11:17	25363	2021-9-24 09:13
预览 quartus ii四位加法器设计图计组课设	uid:359615 2018-6-26 20:21	15554	2021-9-14 22:29
预览 FPGA控制VGA接口显示图片的VHDL源码及实验过程详解	uid:432018 2018-11-23 19:48	06266	2021-9-7 16:19
预览关于使用QueartusII（AS）下载程序失败的原因总结	uid:724206 2021-8-2 20:54	05393	2021-8-2 20:54
预览我自己制作的FPGA最小系统，原理图+PCB文件+库	uid:313791 2020-11-13 15:33	34130	2021-8-2 20:27
预览 FPGA应用—74HC595驱动流水灯程序详解	uid:91350 2015-11-1 17:39	318581	2021-7-27 17:25
预览 FPGA数字电压表设计,附源码程序	uid:600744 2021-7-15 18:34	02152	2021-7-15 18:34
预览 fft的IP核的调用主要步骤	uid:313887 2021-7-8 15:27	01881	2021-7-8 15:27
预览 ram学习笔记	uid:502774 2021-5-30 22:43	11881	2021-7-3 14:32
预览拉普拉斯锐化的FPGA实现—技术文档	uid:776760 2021-7-1 04:08	01226	2021-7-1 04:08
预览 Verilog程序:北斗卫星导航监测接收机的FPGA实现	uid:776760 2021-7-1 04:05	02061	2021-7-1 04:05
预览 ISP实验设计LCD液晶显示系统程序	uid:944558 2021-6-25 11:46	01429	2021-6-25 11:46
预览基于FPGA的可调时倒计时quartusII工程	uid:438632 2021-6-20 21:12	01576	2021-6-20 21:12
预览 FPGA交通信号灯控制系统的设计 Quartus工程	uid:929307 2021-6-13 23:44	02243	2021-6-13 23:44
预览基于FPGA的喷泉控制系统的设计 Quartus工程	uid:929307 2021-6-13 23:40	01854	2021-6-13 23:40

123 4 5 6 7 8 9 10 ... 15 / 15 页下一页

帐号		自动登录	找回密码
密码			立即注册

版块导航

FPGA/CPLD 今日: 0|主题: 731|排名: 32

快速发帖