FPGA/CPLD 今日: 0|主题: 743|排名: 30

新窗全部主题最新主题最新回复热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览 FPGA做的CPU指令运算器,只有加减乘,没有除,实验箱是DE2-115	uid:1079381 2023-5-30 21:58	11792	2023-6-5 03:20
预览 xilinx官方xdma驱动资料下载	uid:837684 2020-11-2 11:32	25631	2023-6-5 03:19
预览 FPGA至简设计法案例2	uid:588548 2019-7-31 09:03	02991	2023-5-30 15:19
预览千兆以太网设计	uid:900023 2021-4-2 16:10	03787	2023-5-19 23:34
预览 EDA多功能数字钟(源代码）	uid:51024 2014-7-30 14:06	25659	2023-5-11 23:24
预览 VHDL四选一的结构描述	uid:833673 2023-3-17 15:42	12040	2023-5-10 15:34
预览基于FPGA的硬件电子琴设计（文档+工程）	uid:776760 2021-8-19 02:41	13775	2023-4-19 17:39
预览基于FPGA的超声波测距设计附quartus程序等	uid:466735 2019-3-3 18:36	1213305	2023-4-12 15:52
预览 FPGA实现贪吃蛇游戏源程序 VGA显示模块 QuartusⅡ9.1代码	uid:1007214 2022-3-5 20:12	03291	2023-2-23 16:30
预览用VHDL编写的篮球30秒计时器	uid:793816 2021-6-4 22:14	13685	2023-1-1 15:55
预览基于FPGA的洗衣机控制器设计 VHDL程序	uid:816987 2020-11-30 08:52	24139	2022-12-27 16:49
预览 FPGA电压采集DA输出原理图	uid:523823 2022-12-12 15:51	02540	2022-12-12 15:51
预览基于VHDL语言的电子时钟设计-ISE开发的EDA源码晶振25Mhz	uid:191542 2019-1-9 21:42	36127	2022-12-11 01:48
预览俄罗斯方块Verilog HDL程序设计	uid:704585 2021-3-19 17:37	24593	2022-12-8 14:58
预览 QuartusII设计的数字日历附verilogHDL源程序	uid:329016 2020-11-4 20:39	56910	2022-11-27 15:00
预览 EDA智能电子抢答器的设计	uid:568129 2019-12-12 21:37	14471	2022-11-13 17:56
预览如何学习FPGA	uid:262 2013-6-14 18:51	55864	2022-10-21 10:06
预览如何使用AG256实现EPM240同样功能（Altera的PLD芯片）	uid:926946 2021-5-25 12:46	13747	2022-10-12 11:48
预览 EDA设计数字频率计（Verilog源程序）	uid:343799 2019-6-25 22:26	16473	2022-9-18 13:11
预览 Quartus II EDA频率计设计	uid:747475 2020-5-9 10:51	14894	2022-9-11 10:46
预览 VHDL实现16位计数器(带源程序)	uid:1030457 2022-5-30 21:00	13434	2022-7-29 22:57
预览 EDA实训万年历加闹钟Verilog HDL程序	uid:247720 2017-12-7 20:32	36184	2022-7-14 19:54
预览基于FPGA的音乐播放器设计（文档+工程）	uid:776760 2021-8-19 02:40	13437	2022-6-22 17:10
预览 Verilog实现维特比译码	uid:1035196 2022-6-16 16:02	02144	2022-6-16 16:02
预览 EDA 汽车尾灯控制器设计VHDL源码	uid:292670 2018-7-1 14:11	25200	2022-6-14 18:36
预览 VHDL四位全减器课程设计 Quartusii9.0源码附波形仿真图	uid:224298 2018-6-4 15:29	16628	2022-6-13 16:33
预览 ZYNQ ac706学习教程	uid:360555 2022-5-11 14:56	02916	2022-5-11 14:56
预览基于FPGA的串口接收设计全过程	uid:107189 2016-3-3 19:10	78692	2022-5-7 13:56
预览电子琴设计VHDL代码	uid:1024028 2022-5-5 14:45	02413	2022-5-5 14:45
预览 verilog数字时钟程序	uid:1023916 2022-5-5 00:31	02124	2022-5-5 00:31
预览 VHDL数字电子钟6位8段数码管设计 quratus代码	uid:1016839 2022-4-10 16:10	03105	2022-4-10 16:10
预览 FPGA设计高级技巧（Xilinx）	uid:325686 2018-8-6 09:10	13819	2022-4-8 20:32
预览学FPGA/ASIC一点提醒	uid:22218 2022-3-19 11:58	02056	2022-3-19 11:58
预览如何使用AG256实现EPM240同样功能（Altera的PLD芯片）	uid:926946 2022-3-12 20:24	02806	2022-3-12 20:24
预览 Verilog HDL语言在QuartusⅡ13.5软件中将出租车计费器基本结构分成5个...	uid:522536 2022-3-12 11:54	02059	2022-3-12 11:54
预览 FPGA实现MD5算法 Quartus II 13.0 Verilog HDL 模块源码 (最大计算55字节)	uid:57657 2022-3-9 10:20	02889	2022-3-9 10:20
预览 VHDL语言设计四人抢答器方案源代码	uid:1007564 2022-3-1 16:41	23813	2022-3-2 09:42
预览 EDA数字频率计设计资料（VHDL语言）	uid:958022 2021-8-1 01:12	23738	2022-2-24 18:30
预览 RobeiEDA关于抢答器的设计案例	uid:434973 2022-2-17 23:15	01997	2022-2-17 23:15
预览 Quartus Verilog HDL/FPGA 驱动4位动态数码管演示4位16进制累加 (每隔1秒加1)	uid:57657 2022-1-16 09:27	24125	2022-2-16 12:38
预览 Verilog HDL的简单应用之74ls138功能的实现	uid:1003637 2022-1-27 12:17	13150	2022-2-16 08:42
预览 CPLD作为并行接口	uid:51472 2013-7-9 04:00	15178	2022-1-27 15:21
预览 VHDL编写的10秒计时器	uid:793816 2021-6-4 23:30	13082	2022-1-8 21:23
预览基于FPGA的PLL动态输出设计	uid:522457 2021-9-23 11:59	22467	2021-12-26 22:31
预览数电基于FPGA的数字时钟的设计及仿真结果分析	uid:465770 2019-1-10 13:58	26883	2021-12-23 15:55
预览手把手教你学习FPGA入门系列视频教程,不看后悔哟 ...2	uid:52663 2013-8-5 10:03	4329168	2021-12-23 13:57
预览 Quartus II Verilog HDL语言Max10OC简易交通灯设计初学者的小脚丫	uid:828188 2020-10-28 20:11	57129	2021-12-12 08:29
预览基于VHDL的直流电机控制系统的设计报告	uid:263449 2018-1-17 02:44	49319	2021-12-11 19:40
预览 FPGA实现出租车计价器	uid:426797 2021-6-25 15:13	13409	2021-11-12 18:58
预览黑金verilog那些事系列教程	uid:974725 2021-10-25 14:17	02981	2021-10-25 14:17

123 4 5 6 7 8 9 10 ... 15 / 15 页下一页

帐号		自动登录	找回密码
密码			立即注册

版块导航

FPGA/CPLD 今日: 0|主题: 743|排名: 30

快速发帖

浏览过的版块