EDA智能电子抢答器的设计

ID:568129 · 发表于 2019-12-12 21:37

1. 设计任务
设计并制作一台智能电子抢答器。
2. 设计要求
① 用EDA实训仪的I/O设备和PLD芯片实现智能电子抢答器的设计。
② 智能电子抢答器可容纳4组参赛者抢答，每组设一个抢答钮。
③ 电路具有第一抢答信号的鉴别和锁存功能。在主持人将复位按钮按下后开始抢答，并用EDA实训仪上的八段数码管显示抢答者的序号，同时扬声器发出“嘟嘟”的响声，并维持3秒钟，此时电路自锁，不再接受其他选手的抢答信号。
④ 设计一个计分电路，每组在开始时设置为100分，抢答后由主持人计分，答对一次加10分，答错一次减10分。
⑤ 设计一个犯规电路，对提前抢答和超时抢答者鸣喇叭示警，并显示犯规的组别序号。

源程序如下:

module qianda (s1,q,str,a,b,c,d,e,dtid,s2,clk);
input s1,a,b,c,d,e,str,clk,s2;
output reg dtid;
output reg[3:0] q;
reg flag;
reg [24:0] i;
always @(posedge clk or negedge str)
begin
if(!str)
begin
q=0;dtid=0;flag=0;
end
else if(s2==1)
flag=1;
else if(s1==1)
begin
if(flag==0)
begin
if(!a) //第a人按下
begin
q=1; //用于加减分模块；显示模块，四选一显示组数及分数
flag=1;
dtid=1; //PIN35二极管”发光“显示已抢答
end
else if(!b) //同上
begin
q=2;
flag=1;
dtid=1;
end
else if(!c) //同上
begin
q=3;
flag=1;
dtid=1;
end
else if(!d) //同上
begin
q=4;
flag=1;
dtid=1;
end
else if(!e) //同上
begin
q=5;
flag=1;
dtid=1;
end
end
end
end
endmodule

复制代码

所有资料51hei提供下载:

基于FPGA的四人抢答器.rar (450.63 KB, 下载次数: 81)

ID:492703 · 发表于 2020-12-3 20:05

谢谢楼主

ID:1051744 · 发表于 2022-11-13 17:56

求大家分享一个绑引脚的图

帐号		自动登录	找回密码
密码			立即注册

EDA智能电子抢答器的设计

评分