找回密码
 立即注册

QQ登录

只需一步,快速开始

搜索
收藏本版 (27) |订阅|存档

FPGA/CPLD 今日: 1 |主题: 731|排名: 32 

作者 回复/查看 最后发表
预览 基于FPGA的交通灯vhdl程序设计 attach_img uid:540107 2019-12-29 11:15 13005 2020-4-8 14:23
预览 ddr2 ip core的定制(altera) uid:104287 2016-1-31 03:48 14013 2020-4-5 09:55
预览 ws2812b芯片的FPGA驱动 attach_img agree uid:61730 2019-12-24 00:23 23134 2020-4-4 10:09
预览 EP3C16实验板和Quartus软件使用举例 attachment agree uid:493108 2020-4-3 18:44 01894 2020-4-3 18:44
预览 基于xilinx的FPGA闹钟设计(用vivado软件)源码+PPT课件下载 attach_img agree uid:194214 2017-11-23 19:05 86955 2020-3-31 16:44
预览 基于NiosII处理器的sht20温湿度传感器测试 attach_img agree uid:510390 2020-3-30 11:29 02020 2020-3-30 11:29
预览 Verilog红宝书_仿真篇_恒创科技出品 attachment uid:358010 2018-6-24 21:06 12298 2020-3-29 09:39
预览 FPGA驱动AD9226例程+硬件资料 attach_img agree uid:522360 2019-4-26 16:34 54462 2020-3-27 10:33
预览 基于verilog语言的温度检测系统源程序 attach_img agree uid:410231 2019-9-7 15:25 43497 2020-3-26 19:13
预览 FPGA入门实例(一)加法器 attach_img uid:193703 2020-1-11 11:27 15288 2020-3-26 11:09
预览 verilog学习笔记二:用状态机实现按键的消抖及按键按下次数计数 uid:51025 2014-8-29 17:34 211079 2020-3-25 16:59
预览 软件无线电的FPGA软件体系结构 attachment agree uid:715478 2020-3-25 14:35 01696 2020-3-25 14:35
预览 VHDL语言实现电子密码锁(门铃)程序设计 attachment agree uid:670450 2019-12-22 15:05 12989 2020-3-9 03:17
预览 ise报错 < NET "USB_CLK" CLOCK_DEDICATED_ROUTE = FALSE uid:99624 2015-12-27 03:35 29157 2020-2-25 16:18
预览 Advanced FPGA(英文版,共355页) attach_img digest uid:268183 2017-12-28 10:07 22937 2020-2-25 16:05
预览 虚拟JTAG工具在FPGA调试中的应用 attach_img agree uid:104287 2016-1-31 04:11 37867 2020-2-19 11:51
预览 基于FPGA篮球计时器的实现 attach_img agree uid:376537 2018-7-21 12:19 25450 2020-1-13 21:31
预览 开一个贴分享从单片机转到FPGA的学习过程 agree uid:193703 2019-12-6 13:38 74024 2020-1-10 14:34
预览 基于FPGA的抢答器 包含源码、演示、文档 attach_img agree uid:680019 2020-1-2 21:03 02467 2020-1-2 21:03
预览 FPGA步进电机控制程序 attachment agree uid:564791 2020-1-1 13:39 02401 2020-1-1 13:39
预览 74LS160计数器功能模块 attach_img uid:112613 2016-11-25 23:00 19012 2019-12-30 01:01
预览 步长可变的加减计数器 attach_img uid:112613 2016-11-25 23:21 27754 2019-12-30 00:57
预览 简易FPGA UART源程序 attachment agree uid:674699 2019-12-26 16:11 01912 2019-12-26 16:11
预览 basys3模数转换 Verilog源程序 attach_img uid:674646 2019-12-26 16:08 01996 2019-12-26 16:08
预览 我用VHDL语言实现的简单CPU设计 attach_img uid:280277 2018-7-14 18:20 37008 2019-12-25 16:48
预览 FPGA计价器设计源程序 attach_img agree uid:672097 2019-12-24 10:19 01843 2019-12-24 10:19
预览 FPGA控制DDR2 Verilog HDL程序代码 attach_img uid:391745 2018-8-30 20:04 45533 2019-12-22 22:12
预览 DDR2 Verilog测试代码 attach_img uid:670755 2019-12-22 22:11 01567 2019-12-22 22:11
预览 EDA时钟顶层设计VHDL源码 attach_img agree uid:295215 2018-4-29 21:39 14294 2019-12-21 10:34
预览 基于FPGA的数字时钟Verilog源程序 attachment agree uid:267211 2019-1-26 14:43 74358 2019-12-20 15:17
预览 FPGA简易数字时钟设计 具有时分秒功能的简单同步 attach_img agree uid:648370 2019-12-14 08:49 03252 2019-12-14 08:49
预览 VHDL组合逻辑电路设计 attachment uid:600596 2019-12-13 00:53 02627 2019-12-13 00:53
预览 基于FPGA的数字电子琴设计(vhdl程序+实践报告) attach_img agree uid:388978 2019-1-6 20:09 24588 2019-12-12 08:56
预览 Verilog HDL实现数值比较器 agree uid:338347 2018-5-25 20:41 15545 2019-12-12 08:33
预览 EDA quartusII的数字式抢答器vhdl源程序 attachment agree uid:423224 2019-12-12 08:29 02908 2019-12-12 08:29
预览 基于Quartus II的数字直接频率合成器DDS Verilog源代码 attach_img uid:468708 2019-1-22 16:41 24239 2019-12-9 21:40
预览 学习FPGA第一步——开发软件安装 agree uid:193703 2019-12-9 13:47 02207 2019-12-9 13:47
预览 基于Altera Cyclone EP IV的VHDL语言开发的智能闹钟设计 attach_img agree uid:378929 2019-1-12 12:23 33817 2019-12-5 21:26
预览 四人抢答器VHDL编写程序控制Quartus II attachment agree uid:422604 2019-11-27 08:49 02646 2019-11-27 08:49
预览 PWM控制蜂鸣器FPGA源码与教程+仿真与报告等资料 attach_img uid:240399 2018-4-17 16:11 25982 2019-11-23 16:41
预览 基于quartus 2 9.0c 软件的MIPS指令集16位CPU设计 attach_img agree uid:505284 2019-11-20 12:20 02779 2019-11-20 12:20
预览 EDA半加器与全加器vhdl编写 attachment uid:422604 2019-11-18 11:14 02450 2019-11-18 11:14
预览 基于FPGA的加减法计数器的系统设计 attach_img agree uid:643646 2019-11-17 15:23 03208 2019-11-17 15:23
预览 VHDL| array of integer 赋初值方法 uid:642389 2019-11-15 08:50 03395 2019-11-15 08:50
预览 EDA设计 Quartus在点阵电路上实现循环显示HELLO attach_img agree uid:639016 2019-11-10 10:53 03285 2019-11-10 10:53
预览 FPGA Verilog呼吸灯程序 attachment agree uid:471101 2019-11-8 14:26 02563 2019-11-8 14:26
预览 AD采样的FPGA程序书写 Verilog代码 attachment agree uid:522075 2019-4-26 11:05 46665 2019-11-6 20:59
预览 HDMI EDID解读 uid:104287 2016-1-31 04:31 13105 2019-11-4 09:55
预览 基于FPGA的正弦信号发生器程序,可以直接使用 attach_img agree uid:634779 2019-11-3 14:52 02145 2019-11-3 14:52
预览 DDS的AM调幅信号实现 语言为verilog attachment uid:366331 2018-7-6 15:20 03291 2019-11-3 14:48
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 立即注册

本版积分规则

手机版|小黑屋|51黑电子论坛 |51黑电子论坛6群 QQ 管理员QQ:125739409;技术交流QQ群281945664

Powered by 单片机教程网

返回顶部 返回版块