基于Altera Cyclone EP IV的VHDL语言开发的智能闹钟设计

查看数: 4751 | 评论数: 3 | 收藏 0

关灯 | 提示：支持键盘翻页<-左右->

发布时间: 2019-1-12 12:23

自己上课时候写的小作业，主要用FPGA和VHDL实现了一小闹钟，由于我的Altera的开发板资源有限数码管用了4个，点阵用了一个。主要功能：1.能正常跑表，设置跑表时间 &nbs ...

ID:213682 发表于 2019-12-5 21:26

终于找到了

ID:558750 发表于 2019-6-24 15:31

那个vhd文件怎么打开

ID:323384 发表于 2019-6-3 12:12

真棒真棒真棒

小黑屋|51黑电子论坛 | 管理员QQ:125739409;技术交流QQ群281945664

帐号		自动登录	找回密码
密码			立即注册

回复