关于Verilog 累加器的编写

查看数: 1765 | 评论数: 2 | 收藏 0

关灯 | 提示：支持键盘翻页<-左右->

发布时间: 2023-11-8 23:21

本次设计的是8位的累加器，使用8位寄存器和8位全加器进行设计。（毕竟刚开始学，希望大家见谅）寄存器和全加器的模块和累加器的模块编写已经编写完了。接下来是写测试代码，但是测试代码却直接卡住了（脑子失忆不知 ...

ID:57657 发表于 2023-11-9 08:41

编译后使用实物测试。

小黑屋|51黑电子论坛 | 管理员QQ:125739409;技术交流QQ群281945664

帐号		自动登录	找回密码
密码			立即注册

回复