设为首页收藏本站
开启辅助访问

 找回密码
 立即注册

QQ登录

只需一步，快速开始

热门： 51单片机 | 24小时必答区 | 单片机教程 | 单片机DIY制作 | STM32 | Cortex M3 | 模数电子 | 电子DIY制作 | 音响/功放 | 拆机乐园 | Arduino | 嵌入式OS | 程序设计

搜索
»论坛 › 嵌入式/单片机论坛 › FPGA/CPLD › 基于fpga的输入信号边沿滤波(上升沿/下降沿)微秒 veilog

基于fpga的输入信号边沿滤波(上升沿/下降沿)微秒 veilog

查看数: 1594 | 评论数: 0 | 收藏 0
关灯 | 提示：支持键盘翻页<-左 右->
帖子模式
    组图打开中，请稍候......
51hei圆圆
发布时间: 2024-1-23 00:56

正文摘要:

滤波效果如图所示 直接上代码 veilog源码 module my_filter_us(         input clk,//200Mhz         input rst,      ...

回复

小黑屋|51黑电子论坛 |51黑电子论坛6群 QQ 管理员QQ:125739409;技术交流QQ群281945664

Powered by 单片机教程网

快速回复 返回顶部 返回列表