Verilog七人表决器的设计课程设计实验报告

查看数: 29149 | 评论数: 2 | 收藏 0

关灯 | 提示：支持键盘翻页<-左右->

发布时间: 2017-11-23 14:40

实验四、七人表决器的设计实验报告一、实验目的1、初步了解Verilog语言。2、学会用Verilog语言的行为描述方式来设计电路。二、实验原理用七个开关作为表决器的7个输入变量，输入变量为逻辑“1”时表示表决者“赞同” ...

ID:298081 发表于 2019-1-14 14:41

谢谢楼主

ID:252668 发表于 2017-11-23 14:53

哈哈，试试

小黑屋|51黑电子论坛 | 管理员QQ:125739409;技术交流QQ群281945664

帐号		自动登录	找回密码
密码			立即注册

回复