FIFO学习笔记

ID:502774 · 发表于 2021-5-30 22:47

FIFO学习笔记：

FIFO的英文全称是First In First Out,即先进先出。FPGA使用的FIFO一般指的是对数据的存储具有先进先出特性的一个缓存器,常被用于数据的缓存,或者高速异步数据的交互也即所谓的跨时钟域信t传递。它与FPGA内部的RAM和ROM的区别是没有外部读写地址线,采取顺序写入数据,顺序读出数据的方式,使用起来简单方便,由此带来的缺点就是不能像RAM和ROM那样可以由地址线决定读取或写入某个指定的地址。

1. 用于两个module时钟，位宽不同的情况

2. 缓存

3. 先写入数据，（先入先出）上图的如果是异步时钟的话则用到了clka:用于写数据的时钟,clkb用于读数据的时钟。同步时钟的话读写则用的一个时钟

4. 当写入的数据数据速度大于读出的数据的时候，会让写入等待