FPGA/CPLD 今日: 0|主题: 732|排名: 32

新窗全部主题最新主题最新回复热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览 VHDL语言的倒数计时器-具体思路	uid:1101144 2024-4-6 18:01	0134	2024-4-6 18:01
预览基于fpga的输入信号边沿滤波(上升沿/下降沿)微秒 veilog	uid:467203 2024-1-23 00:56	0220	2024-1-23 00:56
预览 FPGA三国志（大白话介绍FPGA发展历程，通俗易懂）	uid:1093026 2023-9-20 10:36	0925	2023-9-20 10:36
预览这是我采用verilog编写的浮点转定点模块	uid:1092083 2023-8-28 10:29	1946	2023-9-3 09:17
预览 FPGA三人抢答器核心代码	uid:1087159 2023-7-4 12:18	01028	2023-7-4 12:18
预览 FPGA做的CPU指令运算器,只有加减乘,没有除,实验箱是DE2-115	uid:1079381 2023-5-30 21:58	1703	2023-6-5 03:20
预览 VHDL四选一的结构描述	uid:833673 2023-3-17 15:42	1964	2023-5-10 15:34
预览 FPGA电压采集DA输出原理图	uid:523823 2022-12-12 15:51	01287	2022-12-12 15:51
预览 VHDL编写的汽车尾灯控制器代码	uid:992677 2022-12-5 18:42	11431	2023-6-9 15:33
预览 Verilog实现维特比译码	uid:1035196 2022-6-16 16:02	01253	2022-6-16 16:02
预览基于FPGA的奇数分频占空比50% veilog程序	uid:522457 2022-6-14 14:07	1242	2024-1-23 01:04
预览 VHDL实现16位计数器(带源程序)	uid:1030457 2022-5-30 21:00	11936	2022-7-29 22:57
预览 ZYNQ ac706学习教程	uid:360555 2022-5-11 14:56	01844	2022-5-11 14:56
预览电子琴设计VHDL代码	uid:1024028 2022-5-5 14:45	01357	2022-5-5 14:45
预览 verilog数字时钟程序	uid:1023916 2022-5-5 00:31	01338	2022-5-5 00:31
预览 VHDL数字电子钟6位8段数码管设计 quratus代码	uid:1016839 2022-4-10 16:10	01978	2022-4-10 16:10
预览学FPGA/ASIC一点提醒	uid:22218 2022-3-19 11:58	01278	2022-3-19 11:58
预览如何使用AG256实现EPM240同样功能（Altera的PLD芯片）	uid:926946 2022-3-12 20:24	01843	2022-3-12 20:24
预览 Verilog HDL语言在QuartusⅡ13.5软件中将出租车计费器基本结构分成5个...	uid:522536 2022-3-12 11:54	01326	2022-3-12 11:54
预览 FPGA实现MD5算法 Quartus II 13.0 Verilog HDL 模块源码 (最大计算55字节)	uid:57657 2022-3-9 10:20	01620	2022-3-9 10:20
预览 FPGA实现贪吃蛇游戏源程序 VGA显示模块 QuartusⅡ9.1代码	uid:1007214 2022-3-5 20:12	02000	2023-2-23 16:30
预览 VHDL语言设计四人抢答器方案源代码	uid:1007564 2022-3-1 16:41	22642	2022-3-2 09:42
预览 RobeiEDA关于抢答器的设计案例	uid:434973 2022-2-17 23:15	01094	2022-2-17 23:15
预览 Verilog HDL的简单应用之74ls138功能的实现	uid:1003637 2022-1-27 12:17	11822	2022-2-16 08:42
预览 Quartus Verilog HDL/FPGA 驱动4位动态数码管演示4位16进制累加 (每隔1秒加1)	uid:57657 2022-1-16 09:27	22406	2022-2-16 12:38
预览 FPGA模拟交通灯效果 Verilog源代码	uid:995516 2021-12-22 10:05	11829	2023-10-9 20:45
预览黑金verilog那些事系列教程	uid:974725 2021-10-25 14:17	01778	2021-10-25 14:17
预览基于FPGA动态配置PLL输出-源码以及注意事项	uid:522457 2021-9-24 09:03	11896	2024-1-29 14:12
预览基于FPGA的PLL动态输出设计	uid:522457 2021-9-23 11:59	21608	2021-12-26 22:31
预览基于FPGA的硬件电子琴设计（文档+工程）	uid:776760 2021-8-19 02:41	12433	2023-4-19 17:39
预览基于FPGA的音乐播放器设计（文档+工程）	uid:776760 2021-8-19 02:40	12417	2022-6-22 17:10
预览关于使用QueartusII（AS）下载程序失败的原因总结	uid:724206 2021-8-2 20:54	05392	2021-8-2 20:54
预览 EDA数字频率计设计资料（VHDL语言）	uid:958022 2021-8-1 01:12	22659	2022-2-24 18:30
预览 FPGA数字电压表设计,附源码程序	uid:600744 2021-7-15 18:34	02151	2021-7-15 18:34
预览 fft的IP核的调用主要步骤	uid:313887 2021-7-8 15:27	01881	2021-7-8 15:27
预览拉普拉斯锐化的FPGA实现—技术文档	uid:776760 2021-7-1 04:08	01226	2021-7-1 04:08
预览 Verilog程序:北斗卫星导航监测接收机的FPGA实现	uid:776760 2021-7-1 04:05	02061	2021-7-1 04:05
预览 FPGA实现出租车计价器	uid:426797 2021-6-25 15:13	12504	2021-11-12 18:58
预览 ISP实验设计LCD液晶显示系统程序	uid:944558 2021-6-25 11:46	01427	2021-6-25 11:46
预览基于FPGA的可调时倒计时quartusII工程	uid:438632 2021-6-20 21:12	01575	2021-6-20 21:12
预览 FPGA交通信号灯控制系统的设计 Quartus工程	uid:929307 2021-6-13 23:44	02240	2021-6-13 23:44
预览基于FPGA的喷泉控制系统的设计 Quartus工程	uid:929307 2021-6-13 23:40	01852	2021-6-13 23:40
预览 VHDL编写的10秒计时器	uid:793816 2021-6-4 23:30	11996	2022-1-8 21:23
预览用VHDL编写的篮球30秒计时器	uid:793816 2021-6-4 22:14	12507	2023-1-1 15:55
预览基于VHDL语言的数字秒表程序设计	uid:635632 2021-6-4 09:04	01585	2021-6-4 09:04
预览基于FPGA的sobel算子边缘检测	uid:931322 2021-6-2 10:36	01642	2021-6-2 10:36
预览 FIFO学习笔记	uid:502774 2021-5-30 22:47	03005	2021-5-30 22:47
预览 ram学习笔记	uid:502774 2021-5-30 22:43	11880	2021-7-3 14:32
预览 CPLD设计PID控制器	uid:682837 2021-5-27 10:17	02049	2021-5-27 10:17
预览如何使用AG256实现EPM240同样功能（Altera的PLD芯片）	uid:926946 2021-5-25 12:46	12901	2022-10-12 11:48

12 3 4 5 6 7 8 9 10 ... 15 / 15 页下一页

帐号		自动登录	找回密码
密码			立即注册

版块导航

FPGA/CPLD 今日: 0|主题: 732|排名: 32

快速发帖