设为首页收藏本站

开启辅助访问切换到宽版

热门： 51单片机 | 24小时必答区 | 单片机教程 | 单片机DIY制作 | STM32 | Cortex M3 | 模数电子 | 电子DIY制作 | 音响/功放 | 拆机乐园 | Arduino | 嵌入式OS | 程序设计

»论坛 › 嵌入式/单片机论坛 › FPGA/CPLD › 基于FPGA的数字示波器硬件原理图设计

发新帖

查看: 2937|回复: 4

收起左侧

基于FPGA的数字示波器硬件原理图设计

ID:500957 发表于 2019-3-30 00:12 | 显示全部楼层 |阅读模式

基于FPGA的数字示波器硬件，包含前级衰减，交直流耦合，程控放大，频率采集，硬件触发电路。 PCB图可以留言。

}D25GR3E5%H$OC@09ZVCYWH.png

4.数字示波器硬件.zip

35.73 KB, 下载次数: 34, 下载积分: 黑币 -5

原理图

评分

参与人数 1	黑币 +50	收起理由
admin	+ 50	共享资料的黑币奖励！

查看全部评分

回复

使用道具举报

ID:500957 发表于 2019-3-30 01:30 | 显示全部楼层

后置放大电路设置放大倍数小于12倍会出现谐波。

回复

使用道具举报

ID:472506 发表于 2019-3-30 08:41 | 显示全部楼层

很好，谢谢分享。

回复

使用道具举报

ID:192218 发表于 2019-4-8 18:39 | 显示全部楼层

请问FPGA是哪一款板子？谢谢

回复

使用道具举报

ID:573112 发表于 2019-6-27 09:06 | 显示全部楼层

学习学习

回复

使用道具举报

发新帖

手机版|小黑屋|51黑电子论坛 | 管理员QQ:125739409;技术交流QQ群281945664

Powered by 单片机教程网

快速回复 返回顶部 返回列表