立即注册
登录
返回首页
uid:258507的个人空间
空间首页
主题
个人资料
论坛
问答区
单片机教程
单片机DIY
电子DIY
帮助
我的空间
好友
帖子
收藏
道具
勋章
任务
淘帖
群组
排行榜
主题
|
回复
帖子
版块
回复/查看
最后发帖
我用VHDL语言实现的简单CPU设计
FPGA/CPLD
3
7071
2019-12-25 16:48
bucuo,支持一下。正好学习了VHDL,在做毕设
VHDL例化元件报错和类型不匹配的问题
24小时必答区
2
2828
2019-2-28 18:48
只有这样1位1位凑够9位,才能执行最后的()
文字版 出错源代码 pcreg:flopr generic map(32) port map(clk,reset,pcnext,pc); Error (12006): No ...
uid:258507
加为好友
打个招呼
发送消息
手机版
|
小黑屋
|
51黑电子论坛
|
管理员QQ:125739409;技术交流QQ群281945664
Powered by
单片机教程网
返回顶部