找回密码
 立即注册

QQ登录

只需一步,快速开始

搜索
查看: 4535|回复: 9
打印 上一主题 下一主题
收起左侧

数电中,如何克服悬空的干扰

[复制链接]
跳转到指定楼层
楼主
数电中,如何克服悬空的干扰
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖 顶 踩
回复

使用道具 举报

沙发
ID:376814 发表于 2018-7-21 18:59 | 只看该作者
将IO口接地。
回复

使用道具 举报

板凳
ID:7485 发表于 2018-7-21 21:36 | 只看该作者
就是不让他悬空。
回复

使用道具 举报

地板
ID:111634 发表于 2018-7-22 09:08 | 只看该作者
本帖最后由 zl2168 于 2018-7-22 15:47 编辑

你的问题不是一二句话能说清的,介绍你2本书,上面有答案,自己去看吧!
《数字电子技术基础》(ISBN 978-7-111-21516-5机械工业出版社

《数字电子学习指导与习题解答》(ISBN 978-7-111-21517-2机械工业出版社该书中有:

2.2.2 门电路外部特性和主要参数
⒈ 电压传输特性
⑴ 电压传输特性
⑵ 常用名词和参数
① 输出高电平UOH。
② 输出低电平UOL。
③ 阈值电压UTH。
④ 关门电平UOFF。
关门电平UOFF。UOFF是TTL与非门电路输出高电平时,输入端允许输入的最大低电平值。即为保证TTL与非门输出高电平,应满足uI≤UOFF,UOFF的确切数值因每一器件而异。一般,手册中给出输入低电平最大值UILmax代替UOFF。74LS系列门电路UILmax=0.8V。
⑤ 开门电平UON。
开门电平UON。UON是TTL与非门电路输出低电平时,输入端允许输入的最小高电平值。即为保证TTL与非门输出低电平,应满足uI≥UON,UON的确切数值因每一器件而异。一般,手册中给出输入高电平最小值UIHmin代替UON。74LS系列门电路UIHmin=2V。

⑥ 噪声容限。
⒉ 输入特性
⑴ 输入伏安特性
⑵ 输入负载特性
图2-19为74LS系列门电路输入负载特性。RI较小时,uI相当于输入低电平,与非门处于关门状态;RI较大时,uI相当于输入高电平,与非门处于开门状态。即:若需保持uI为低电平(uI<UILmax),RI不能过大,须RI<ROFF。ROFF称为关门电阻,是使与非门保持关门状态的RI最大值。74LS系列门电路ROFF ≈4.2kΩ。当RI足够大时,uI≈1V保持基本不变,如图2-11中,uI =uBE1+uBE5)-uVD3≈1.4-0.4=1V相当于输入高电平,与非门处于开门状态。即:若需保持uI相当于输入高电平,RI不能过小,须RI>RON。RON称为开门电阻,是使与非门保持开门状态的RI最小值。74LS系列门电路RON ≈6.3kΩ。
⒊ 输出特性
⑴ 拉电流负载输出特性
⑵ 灌电流负载输出特性
⒋ 门电路的主要参数
⑴ 静态动耗PD
⑵ 传输延迟时间tpd
⒌ 不同系列的TTL门电路
⑴ 74系列(基本型)
⑵ 74L系列(低功耗)
⑶ 74H系列(高速)
⑷ 74S系列(肖特基)
⑸ 74LS系列(低功耗肖特基)
⑹ 74AS系列(先进高速肖特基)
⑺ 74ALS系列(先进低功耗肖特基)
复习思考题
2.30 CMOS门电路不用的输入端能否悬空?在这一点上与TTL门电路有什么不同?
2.5  习题
2.91 已知74LS系列三输入端与非门电路如2-48所示,其中2个输入端分别接输入信号AB,另一个输入端为多余引脚。试分析电路中多余引脚的接法是否正确?
2.92 已知74LS系列三输入端或非门电路如2-49所示,其中2个输入端分别接输入信号AB,另一个输入端为多余引脚。试分析电路中多余引脚接法是否正确?
2.93 已知图2-50电路中TTL门电路的ROFF=0.8kΩ,RON=2.5kΩ,试写出输出端Y1~Y4函数表达式。
2.94已知74LS系列三输入端门电路如2-51所示,AB为有效输入信号,另一个输入端为多余引脚。若要求电路输出Y1~Y6按图所求,试判断电路接法是否正确?若有错,试予以改正。
2.95 若图2-48中与非门改成74HC系列或CMOS 4000系列,再判电路接法是否正确?
2.96 已知CMOS门电路如图2-50所示,试重新写出输出端Y1~Y4函数表达式。
2.97 已知CMOS三输入端门电路如图2-51所示,试重新判断电路接法是否正确?若有错,试予以改正。
教辅书《数字电子学习指导与习题解答》与教材书《数字电子技术基础》配套,习题都有详解。
回复

使用道具 举报

5#
ID:308437 发表于 2018-7-22 09:40 | 只看该作者
接一个下拉电阻,给一个确定的电平
回复

使用道具 举报

6#
ID:364341 发表于 2018-7-22 15:28 | 只看该作者
由于逻辑器件的内部结构,当它输入引脚悬空时,相当于该引脚接了高电平。一般实际运用时,引脚不建议悬空,易受干扰。也称为“浮空”。
回复

使用道具 举报

7#
ID:377605 发表于 2018-7-22 22:47 | 只看该作者
对于ttl电路进行串联或者接地就行,但是对于cmos电路,将电路进行并联或者接地就行
回复

使用道具 举报

8#
ID:302217 发表于 2018-7-24 07:57 | 只看该作者
输出脚无所谓了,直接悬空好了;输入脚一般最好接地或接V+。对于可设定情况,比如单片机,直接定义为输出脚就好。
回复

使用道具 举报

9#
ID:378319 发表于 2018-7-24 09:47 | 只看该作者
接地或者接高电平
回复

使用道具 举报

10#
ID:378582 发表于 2018-7-24 17:09 | 只看该作者
接地,或者加个0欧电阻再回地,方便断开
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

手机版|小黑屋|51黑电子论坛 |51黑电子论坛6群 QQ 管理员QQ:125739409;技术交流QQ群281945664

Powered by 单片机教程网

快速回复 返回顶部 返回列表