设为首页收藏本站
开启辅助访问 切换到宽版

 找回密码
 立即注册

QQ登录

只需一步，快速开始

热门： 51单片机 | 24小时必答区 | 单片机教程 | 单片机DIY制作 | STM32 | Cortex M3 | 模数电子 | 电子DIY制作 | 音响/功放 | 拆机乐园 | Arduino | 嵌入式OS | 程序设计

搜索
»论坛 › 嵌入式/单片机论坛 › FPGA/CPLD › FPGA VGA显示 verilog源码仿真与资料分享
返回列表 发新帖
查看: 3905|回复: 0
收起左侧

FPGA VGA显示 verilog源码仿真与资料分享

[复制链接]
ID:240399 发表于 2018-9-27 19:24 | 显示全部楼层 |阅读模式
FPGA 驱动vga显示源码仿真与资料都有
0.png 0.png 0.png

  1. `timescale 1ns / 1ps
  2. /*==============================================================================
  3. Engineer            : a fei
  4. Module Hierarchy    : top function module
  5. Design Name         : vga_module.v
  6. Module Name         : vga_module
  7. Project Name        : test_project_top.qsf
  8. Target Devices      : Altera
  9. Tool versions       : QUARTUSII11.0/Windows XP
  10. Description         : 显示“囧”字，绿背景，蓝框,800*600@60Hz
  11. Dependencies        :                       
  12. Revision            : 0.01 - File Created
  13. Additional Comments : modify the pixer to 800X600@72Hz
  14. ==============================================================================*/
  15. module vga_module(
  16.         input                 i_fpga_clk        ,        //50MHz
  17.         input                 i_rst_n                        ,        //低电平复位
  18.                        
  19.         output                 o_vga_red                ,
  20.         output                 o_vga_green        ,
  21.         output                 o_vga_blue        ,
  22.         output                 o_vga_hsync        ,        //行同步信号
  23.         output                 o_vga_vsync                //场同步信号
  24. );

  26. //================================================================================
  27. // 4、Wire and reg declaration
  28. //================================================================================
  29.         reg[9:0] r_x_cnt;        //行坐标（这里包括了行同步、后沿、有效数据区、前沿）
  30.         reg[9:0] r_y_cnt;        //列坐标（这里包括了场同步、后沿、有效数据区、前沿）
  31. always @ (posedge i_fpga_clk or negedge i_rst_n)
  32.         if(!i_rst_n)
  33.                 r_x_cnt <= 10'd0;
  34.         else if(r_x_cnt == 10'd1000)
  35.                 r_x_cnt <= 10'd0;                //行计数只记到1000
  36.         else
  37.                 r_x_cnt <= r_x_cnt+1'b1;

  39. always @ (posedge i_fpga_clk or negedge i_rst_n)
  40.         if(!i_rst_n)
  41.                 r_y_cnt <= 10'd0;
  42.         else if(r_y_cnt == 10'd665)
  43.                 r_y_cnt <= 10'd0;                //场同步只记到665
  44.         else if(r_x_cnt == 10'd1000)
  45.                 r_y_cnt <= r_y_cnt+1'b1;//每计数完一行，场同步就加一
  46.         else
  47.                 r_y_cnt <= r_y_cnt;
  48.                
  49. //================================================================================
  50. // 4、Wire and reg declaration
  51. //================================================================================
  52.         wire w_vga_valid;        //有效数据显示区标志，当坐标不处于有效显示区时，R、G、B三原色信号接的电平都必须拉底（0）*/
  53. assign w_vga_valid = (r_x_cnt > 10'd180) && (r_x_cnt < 10'd980) //800*600
  54.                                         && (r_y_cnt > 10'd35) && (r_y_cnt < 10'd635);

  56.         wire        [9:0] w_x_pos;
  57.         wire        [9:0]        w_y_pos;        //有效显示区坐标
  58. assign w_x_pos = r_x_cnt-10'd180;//
  59. assign w_y_pos = r_y_cnt-10'd35;//

  61.         reg         r_vga_hsync;
  62.         reg                r_vga_vsync;
  63. always @ (posedge i_fpga_clk or negedge i_rst_n)
  64.   if (!i_rst_n)
  65.           begin
  66.                         r_vga_hsync <= 1'b0;
  67.              r_vga_vsync <= 1'b0;
  68.      end
  69.   else
  70.           begin
  71.              r_vga_hsync <= r_x_cnt <= 10'd50;  //产生hsync信号（行同步）0-50
  72.              r_vga_vsync <= r_y_cnt <= 10'd6;   //产生vsync信号（场同步）0-6
  73.     end

  75. //================================================================================
  76. // 4、Wire and reg declaration
  77. //================================================================================
  78.         //显示一个矩形框
  79.         wire a_dis,b_dis,c_dis,d_dis;        //矩形框显示区域定位
  80. assign a_dis = ( (w_x_pos>=200) && (w_x_pos<=220) )
  81.                                 &&        ( (w_y_pos>=140) && (w_y_pos<=460) );                               
  82. assign b_dis = ( (w_x_pos>=580) && (w_x_pos<=600) )
  83.                                 && ( (w_y_pos>=140) && (w_y_pos<=460) );
  84. assign c_dis = ( (w_x_pos>=220) && (w_x_pos<=580) )
  85.                                 &&        ( (w_y_pos>140)  && (w_y_pos<=160) );                               
  86. assign d_dis = ( (w_x_pos>=220) && (w_x_pos<=580) )
  87.                                 && ( (w_y_pos>=440) && (w_y_pos<=460) );

  89.         wire e_dis,f_dis,g_dis,h_dis;        //矩形框显示区域定位
  90. assign e_dis = ( (w_x_pos>=320) && (w_x_pos<=340) )
  91.                                 &&        ( (w_y_pos>=320) && (w_y_pos<=410) );                               
  92. assign f_dis = ( (w_x_pos>=460) && (w_x_pos<=480) )
  93.                                 && ( (w_y_pos>=320) && (w_y_pos<=410) );
  94. assign g_dis = ( (w_x_pos>=340) && (w_x_pos<=460) )
  95.                                 &&        ( (w_y_pos>320)  && (w_y_pos<=340) );                               
  96. assign h_dis = ( (w_x_pos>=340) && (w_x_pos<=460) )
  97.                                 && ( (w_y_pos>=390) && (w_y_pos<=410) );

  99.         wire i_dis,j_dis,k_dis,l_dis;
  100. assign i_dis = ( (w_x_pos>=320) && (w_x_pos<=340) )
  101.                                 &&        ( (w_y_pos>=210) && (w_y_pos<=290) );                               
  102. assign j_dis = ( (w_x_pos>=460) && (w_x_pos<=480) )
  103.                                 && ( (w_y_pos>=210) && (w_y_pos<=290) );
  104. assign k_dis = ( (w_x_pos>=270) && (w_x_pos<=320) )
  105.                                 &&        ( (w_y_pos>270)  && (w_y_pos<=290) );                               
  106. assign l_dis = ( (w_x_pos>=480) && (w_x_pos<=530) )
  107.                                 && ( (w_y_pos>=270) && (w_y_pos<=290) );

  109. //================================================================================
  110. // 2、output                                                                  
  111. //================================================================================

  113.         assign o_vga_red = w_vga_valid ?        (i_dis | j_dis | k_dis | l_dis): 1'b0;
  114.         assign o_vga_blue = w_vga_valid ?  (a_dis | b_dis | c_dis | d_dis | e_dis | f_dis | g_dis | h_dis ) : 1'b0;
  115.         assign o_vga_green = w_vga_valid ? ~(a_dis | b_dis | c_dis | d_dis | e_dis | f_dis | g_dis | h_dis | i_dis | j_dis | k_dis | l_dis) : 1'b0;          
  116.         assign o_vga_vsync = r_vga_vsync ;
  117.         assign o_vga_hsync = r_vga_hsync ;
  118.        
  119. //================================================================================
  120. endmodule
复制代码

全部资料51hei下载地址：
M20_VGA display.zip (4.48 MB, 下载次数: 64)

评分

参与人数 1黑币 +50 收起 理由
admin + 50 共享资料的黑币奖励！

查看全部评分

回复

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

手机版|小黑屋|51黑电子论坛 |51黑电子论坛6群 QQ 管理员QQ:125739409;技术交流QQ群281945664

Powered by 单片机教程网

快速回复 返回顶部 返回列表