找回密码
 立即注册

QQ登录

只需一步,快速开始

搜索
查看: 4618|回复: 0
收起左侧

verilog用减法器实现可综合的除法器-仿真验证通过

[复制链接]
ID:405705 发表于 2018-10-5 22:08 | 显示全部楼层 |阅读模式
除法器经常会用到,但timing都会很差。附件是用减法实现除法器,不用库的除法器,针对timing比较紧张的情况使用。


0.png
0.png

Verliog如何用减法实现可综合的除法器.pdf

416.77 KB, 下载次数: 28, 下载积分: 黑币 -5

verilog可综合除法器实现

评分

参与人数 1黑币 +50 收起 理由
admin + 50 共享资料的黑币奖励!

查看全部评分

回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

手机版|小黑屋|51黑电子论坛 |51黑电子论坛6群 QQ 管理员QQ:125739409;技术交流QQ群281945664

Powered by 单片机教程网

快速回复 返回顶部 返回列表