含时钟使能的十进制计数器的设计 Quartus II

ID:886195 · 发表于 2021-2-24 18:24

含时钟使能的十进制计数器的设计，Quartus II 9.0 软件开发，学习使用Quartus II 9.0软件，掌握VHDL文本描述和原理图描述的RTL级描述方法，掌握计数器的描述方法。基于74390的十进制计数器的设计，含时钟使能的2位十进制计数器的设计和含时钟使能的60进制计数器的设计。

1、掌握利用Quartus II 9.0 软件开发数字电路的基本流程以及掌握Quartus II软件的详细操作。

2、掌握使用VHDL原理图设计进行集成电路系统设计的实现方法。

二实验前的准备

1、打开计算机电源，运行Quartus II软件。

2、工程文件需要保存在D盘工作文件夹中，本设计需要保存3个工程，请为其设定3个独立的文件夹。本次实验工作文件夹为exp3，在exp3下再建3个文件夹CNT10、CNTD10、CNT60，分别将十进制计数器、双十进制计数器、30进制计数器的工程保存在对应文件夹中。

三实验要求

学习使用Quartus II 9.0软件，掌握VHDL文本描述和原理图描述的RTL级描述方法，掌握计数器的描述方法。

四实验内容

（一）基于74390的十进制计数器的设计

1、十进制计数器的设计原理，采用74390作为十进制计数器，注意74390的工作原理。

注意：图中粗线q[3..0]代表总线，细线q[0]-q[3]代表总线中的单根线。右键点击粗/细线，选择Properties，可为连接线命名。在图上看，q[0]-q[3]与q[3..0]是断开的，经综合后，此两部分会被EDA工具自动连上。因此，相同名称的线会在综合时自动连接上。

2、建立工程CNT10，建立原理图文件CNT10，添加74390元件，完成十进制计数器的设计方案。对十进制计数器的设计方案进行时序仿真，将仿真波形写入实验报告。

（二）含时钟使能的2位十进制计数器的设计

1、含时钟使能的2位十进制计数器的设计原理图