module bdpsk_chafen (clk, reset ,bn,an); //在调制之前进行差分编码
input clk; //定义时钟变量（分频模块的输出时钟）
input reset; //定义复位信号
input bn; //输入的绝对码
output an; //差分编码输出
reg pre_an; //相对码
assign an=bn^pre_an; //描述逻辑方程
always@(posedge clk) //在时钟上升沿触发下进行差分编码
begin
if(an )
pre_an<=1; //当复位信号为1时，pre_an清零
else
pre_an<=0; //当复位信号为0时，pre_an存储差分编码结果an
end
endmodule
|
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
收藏
淘帖
顶
踩
