verilog用减法器实现可综合的除法器-仿真验证通过

查看数: 6316 | 评论数: 0 | 收藏 0

关灯 | 提示：支持键盘翻页<-左右->

发布时间: 2018-10-5 22:08

除法器经常会用到，但timing都会很差。附件是用减法实现除法器，不用库的除法器，针对timing比较紧张的情况使用。

小黑屋|51黑电子论坛 | 管理员QQ:125739409;技术交流QQ群281945664

帐号		自动登录	找回密码
密码			立即注册

回复