基于FPGA的PLL动态输出设计

查看数: 2494 | 评论数: 2 | 收藏 0

关灯 | 提示：支持键盘翻页<-左右->

发布时间: 2021-9-23 11:59

如图所示，为整个控制系统的结构框图。主要使用到了ALT_PLL_RECONGIG IP、ALTPLL IP、rom ip。主要工作原理是通过外部信号选择不同的rom文件（也就是PLL的配置文件），将其传输给alt_pll_recongig,进行配置。 ROM开 ...

ID:997210 发表于 2021-12-26 22:31

看不到代码呢

小黑屋|51黑电子论坛 | 管理员QQ:125739409;技术交流QQ群281945664

帐号		自动登录	找回密码
密码			立即注册

回复