Quartus Verilog HDL/FPGA 驱动4位动态数码管演示4位16进制累加 (每隔1秒加1)

查看数: 4021 | 评论数: 2 | 收藏 0

关灯 | 提示：支持键盘翻页<-左右->

npn

发布时间: 2022-1-16 09:27

module main( input clk, &nbs ...

ID:57657 发表于 2022-2-16 12:38

0x00000000 发表于 2022-2-16 08:44
学习楼主的实例，请教一下楼主，Verilog HDL该如何系统的学习呢？总是学不会

没学过单片机、数电的先学这些。
想实现什么功能，按照程序逻辑进行移植。
网上买几本书，里面有语法和配置方法。

ID:691028 发表于 2022-2-16 08:44

学习楼主的实例，请教一下楼主，Verilog HDL该如何系统的学习呢？总是学不会

小黑屋|51黑电子论坛 | 管理员QQ:125739409;技术交流QQ群281945664

帐号		自动登录	找回密码
密码			立即注册

回复