verilog数字时钟程序

查看数: 2087 | 评论数: 0 | 收藏 0

关灯 | 提示：支持键盘翻页<-左右->

发布时间: 2022-5-5 00:31

这是之前设计所编写的Verilog数字时钟。这个设计中，秒进分和分进时部分都采用了一个进位位符号jw，首先每来一个时钟高电平就使秒部分工作，而当秒满了60后，jw就变为1然后用来触发下一部分的工作，同样分部分也是 ...

小黑屋|51黑电子论坛 | 管理员QQ:125739409;技术交流QQ群281945664

帐号		自动登录	找回密码
密码			立即注册

回复