»论坛 › 嵌入式/单片机论坛 › FPGA/CPLD › 基于Quartus II 9.0 ，用VHDL语言写的元件例化四位全加 ...

基于Quartus II 9.0 ，用VHDL语言写的元件例化四位全加器

查看数: 5724 | 评论数: 1 | 收藏 0

关灯 | 提示：支持键盘翻页<-左右->

帖子模式

遇见之影

发布时间: 2017-5-7 11:47

正文摘要:

library ieee; use ieee.std_logic_1164.all; entity adder4 is port(A,B:in std_logic_vector(3 downto 0); S:out std_logic_vector(3 downto 0); Co:out std_logic; Ci:in std_logic); end adder4; archit ...

ID:235109 发表于 2017-9-23 15:41

一起加油，谢谢啊

小黑屋|51黑电子论坛 | 管理员QQ:125739409;技术交流QQ群281945664

帐号		自动登录	找回密码
密码			立即注册

基于Quartus II 9.0 ，用VHDL语言写的元件例化四位全加器

正文摘要:

回复