设为首页收藏本站
开启辅助访问

 找回密码
 立即注册

QQ登录

只需一步，快速开始

热门： 51单片机 | 24小时必答区 | 单片机教程 | 单片机DIY制作 | STM32 | Cortex M3 | 模数电子 | 电子DIY制作 | 音响/功放 | 拆机乐园 | Arduino | 嵌入式OS | 程序设计

搜索
»论坛 › 嵌入式/单片机论坛 › FPGA/CPLD › FPGA数字抢答器的设计 Verilog程序

FPGA数字抢答器的设计 Verilog程序

查看数: 3014 | 评论数: 0 | 收藏 1
关灯 | 提示：支持键盘翻页<-左 右->
帖子模式
    组图打开中，请稍候......
Sea海
发布时间: 2020-7-2 19:01

正文摘要:

数字抢答器的设计            (1)具有4个抢答按键；           （2）10秒内有效抢答，并倒计时显示，若10秒内无人抢答，进行声光 ...

回复

手机版|小黑屋|51黑电子论坛 |51黑电子论坛6群 QQ 管理员QQ:125739409;技术交流QQ群281945664

Powered by 单片机教程网

快速回复 返回顶部 返回列表