»论坛 › 嵌入式/单片机论坛 › FPGA/CPLD › 基于FPGA的奇数分频占空比50% veilog程序

基于FPGA的奇数分频占空比50% veilog程序

查看数: 275 | 评论数: 1 | 收藏 0

关灯 | 提示：支持键盘翻页<-左右->

帖子模式

本主题由 admin 执行审核通过

pceng

发布时间: 2022-6-14 14:07

正文摘要:

一、veilog程序： module g_b ( input clk , input rst_n, output out_clk, output reg out_clk1, output reg out_clk2, output reg [3 :0] cnt_1, output reg [3 :0] cnt_2 ); parameter N = 3 ; ...

ID:262 发表于 2024-1-23 01:04

好资料，51黑有你更精彩!!!

手机版|小黑屋|51黑电子论坛 | 管理员QQ:125739409;技术交流QQ群281945664

帐号		自动登录	找回密码
密码			立即注册

基于FPGA的奇数分频占空比50% veilog程序

正文摘要:

回复