标签: verilog相关帖子 |
版块 | 作者 | 回复/查看 | 最后发表 |
|---|
|
小杨哥FPGA学习教程下载
|
FPGA/CPLD | zxopen88 2017-4-15 | 38 9375 | 2018-11-30 15:25 |
|---|---|---|---|---|---|
|
|
请教各位大神，可以在选用MCU作为verilog语言程序的运行平台吗？ | 24小时必答区 | kkkk12138 2018-2-26 | 3 2727 | 2018-3-5 12:04 |
|
|
我想选择一款用于Verilog编程的通用芯片,希望得各位老师指点 | 24小时必答区 | kkkk12138 2018-2-26 | 1 2424 | 2018-3-7 15:36 |
|
|
基于FPGA篮球计时器的实现
|
FPGA/CPLD | wq2016112581 2018-7-21 | 2 6464 | 2020-1-13 21:31 |
|
|
基于FPGA的正弦发生器verilog源码
|
FPGA/CPLD | 哈皮皮皮 2018-10-16 | 3 4444 | 2019-7-4 16:56 |
|
|
Quartus II Verilog HDL语言Max10OC简易交通灯设计 初学者的小脚丫
|
FPGA/CPLD | 1748736612 2020-10-28 | 5 6970 | 2021-12-12 08:29 |
|
|
分享一个Verilog HDL硬件描述语言的PDF资料,学校老师推荐的，语言通俗易懂
|
FPGA/CPLD | GrantBat 2021-4-21 | 1 4646 | 2024-9-30 14:13 |
|
|
Quartus Verilog HDL/FPGA 驱动4位动态数码管演示4位16进制累加 (每隔1秒加1)
|
FPGA/CPLD | npn 2022-1-16 | 2 3939 | 2022-2-16 12:38 |
|
|
FPGA实现MD5算法 Quartus II 13.0 Verilog HDL 模块源码 (最大计算55字节)
|
FPGA/CPLD | npn 2022-3-9 | 0 2727 | 2022-3-9 10:20 |
|
|
怎么用Verilog语言EP4CE6E22C8芯片驱动1.8英寸Arduino_SPI_Module_ST7735S液晶显示
|
24小时必答区 | 17771 2022-5-25 | 0 2020 | 2022-5-25 21:36 |
