标签: quartus相关帖子 |
版块 | 作者 | 回复/查看 | 最后发表 |
|---|
|
基于FPGA篮球计时器的实现
|
FPGA/CPLD | wq2016112581 2018-7-21 | 2 6767 | 2020-1-13 21:31 |
|---|---|---|---|---|---|
|
|
Quartus Verilog HDL/FPGA 驱动4位动态数码管演示4位16进制累加 (每隔1秒加1)
|
FPGA/CPLD | npn 2022-1-16 | 2 4343 | 2022-2-16 12:38 |
|
|
FPGA实现MD5算法 Quartus II 13.0 Verilog HDL 模块源码 (最大计算55字节)
|
FPGA/CPLD | npn 2022-3-9 | 0 3030 | 2022-3-9 10:20 |
