STM32F405xx STM32F407xx数据手册下载

ARM Cortex-M4 32b MCU+FPU, 210DMIPS, up to 1MB Flash/192+4KB RAM,
USB OTG HS/FS, Ethernet, 17 TIMs, 3 ADCs, 15 comm interfaces & camera
Features
■ Core: ARM 32-bit Cortex™-M4 CPU with FPU,
Adaptive real-time accelerator (ART
Accelerator™) allowing 0-wait state execution
from Flash memory, frequency up to 168 MHz,
memory protection unit, 210 DMIPS/
125 DMIPS/MHz (Dhrystone 21), and DSP
instructions
■ Memories
– Up to 1 Mbyte of Flash memory
– Up to 192+4 Kbytes of SRAM including 64-
Kbyte of CCM (core coupled memory) data
RAM
– Flexible static memory controller
supporting Compact Flash, SRAM,
PSRAM, NOR and NAND memories
■ LCD parallel interface, 8080/6800 modes
■ Clock, reset and supply management
– 18 V to 36 V application supply and I/Os
– POR, PDR, PVD and BOR
– 4-to-26 MHz crystal oscillator
– Internal 16 MHz factory-trimmed RC (1%
accuracy)
– 32 kHz oscillator for RTC with calibration
– Internal 32 kHz RC with calibration
● Low power
– Sleep, Stop and Standby modes
– V BAT supply for RTC, 20×32 bit backup
registers + optional 4 KB backup SRAM
■ 3×12-bit, 24 MSPS A/D converters: up to 24
channels and 72 MSPS in triple interleaved
mode
■ 2×12-bit D/A converters
■ General-purpose DMA: 16-stream DMA
controller with FIFOs and burst support
■ Up to 17 timers: up to twelve 16-bit and two 32-
bit timers up to 168 MHz, each with up to 4
IC/OC/PWM or pulse counter and quadrature
(incremental) encoder input
■ Debug mode
– Serial wire debug (SWD) & JTAG interfaces
– Cortex-M4 Embedded Trace Macrocell™
1 The WLCSP90 package will soon be available
■ Up to 140 I/O ports with interrupt capability
– Up to 136 fast I/Os up to 84 MHz
– Up to 138 5 V-tolerant I/Os
■ Up to 15 communication interfaces
– Up to 3 × I 2 C interfaces (SMBus/PMBus)
– Up to 4 USARTs/2 UARTs (105 Mbit/s,
ISO 7816 interface, LIN, IrDA, modem
control)
– Up to 3 SPIs (375 Mbits/s), 2 with muxed
full-duplex I 2 S to achieve audio class
accuracy via internal audio PLL or external
clock
– 2 × CAN interfaces (20B Active)
– SDIO interface
■ Advanced connectivity
– USB 20 full-speed device/host/OTG
controller with on-chip PHY
– USB 20 high-speed/full-speed
device/host/OTG controller with dedicated
DMA, on-chip full-speed PHY and ULPI
– 10/100 Ethernet MAC with dedicated DMA:
supports IEEE 1588v2 hardware, MII/RMII
■ 8- to 14-bit parallel camera interface up to
54 Mbytes/s
■ True random number generator
■ CRC calculation unit
■ 96-bit unique ID
■ RTC: subsecond accuracy, hardware calendar
Table 1 Device summary
Reference Part number
STM32F405xx STM32F405RG, STM32F405VG, STM32F405ZG
STM32F407xx
STM32F407VG, STM32F407IG, STM32F407ZG,
STM32F407VE, STM32F407ZE, STM32F407IE
LQFP64 (10 × 10 mm)
LQFP100 (14 × 14 mm)
LQFP144 (20 × 20 mm)
FBGA
UFBGA176
(10 × 10 mm)
LQFP176 (24 × 24 mm)
WLCSP90
Contents STM32F405xx, STM32F407xx
2/167 Doc ID 022152 Rev 2
Contents
1 Introduction                                                10
2 Description                                                 11
21 Full compatibility throughout the family                           14
22 Device overview                                             17
221 ARM ® Cortex™-M4F core with embedded Flash and SRAM         18
222 Adaptive real-time memory accelerator (ART Accelerator™)         18
223 Memory protection unit                                      18
224 Embedded Flash memory                                    19
225 CRC (cyclic redundancy check) calculation unit                   19
226 Embedded SRAM                                          19
227 Multi-AHB bus matrix                                        19
228 DMA controller (DMA)                                       20
229 Flexible static memory controller (FSMC)                        21
2210 Nested vectored interrupt controller (NVIC)                       21
2211 External interrupt/event controller (EXTI)                        21
2212 Clocks and startup                                          22
2213 Boot modes                                               22
2214 Power supply schemes                                      22
2215 Power supply supervisor                                     23
2216 Voltage regulator                                           23
2217 Real-time clock (RTC), backup SRAM and backup registers         26
2218 Low-power modes                                          27
2219 V BAT operation                                             28
2220 Timers and watchdogs                                       28
2221 Inter-integrated circuit interface (I2C)                           31
2222 Universal synchronous/asynchronous receiver transmitters (USART)  31
2223 Serial peripheral interface (SPI)                                32
2224 Inter-integrated sound (I 2 S)                                   32
2225 Audio PLL (PLLI2S)                                         33
2226 Secure digital input/output interface (SDIO)                      33
2227 Ethernet MAC interface with dedicated DMA and IEEE 1588 support  33
2228 Controller area network (bxCAN)                               34
2229 Universal serial bus on-the-go full-speed (OTG_FS)                34
STM32F405xx, STM32F407xx Contents
Doc ID 022152 Rev 2 3/167
2230 Universal serial bus on-the-go high-speed (OTG_HS)              34
2231 Digital camera interface (DCMI)                                35
2232 Random number generator (RNG)                             35
2233 General-purpose input/outputs (GPIOs)                         35
2234 Analog-to-digital converters (ADCs)                            36
2235 Temperature sensor                                         36
2236 Digital-to-analog converter (DAC)                              36
2237 Serial wire JTAG debug port (SWJ-DP)                          36
2238 Embedded Trace Macrocell™                                 37
3 Pinouts and pin description                                   38
4 Memory map                                               61
5 Electrical characteristics                                     62
51 Parameter conditions                                         62
511 Minimum and maximum values                                62
512 Typical values                                              62
513 Typical curves                                             62
514 Loading capacitor                                          62
515 Pin input voltage                                           62
516 Power supply scheme                                       63
517 Current consumption measurement                            64
52 Absolute maximum ratings                                     64
53 Operating conditions                                         65
531 General operating conditions                                  65
532 VCAP1/VCAP2 external capacitor                              68
533 Operating conditions at power-up / power-down (regulator ON)       68
534 Operating conditions at power-up / power-down (regulator OFF)      68
535 Embedded reset and power control block characteristics            69
536 Supply current characteristics                                 70
537 Wakeup time from low-power mode                             83
538 External clock source characteristics                            84
539 Internal clock source characteristics                            88
5310 PLL characteristics                                         89
5311 PLL spread spectrum clock generation (SSCG) characteristics       92
5312 Memory characteristics                                      93
Contents STM32F405xx, STM32F407xx
4/167 Doc ID 022152 Rev 2
5313 EMC characteristics                                         95
5314 Absolute maximum ratings (electrical sensitivity)                  97
5315 I/O current injection characteristics                             98
5316 I/O port characteristics                                       99
5317 NRST pin characteristics                                    103
5318 TIM timer characteristics                                    104
5319 Communications interfaces                                  105
5320 12-bit ADC characteristics                                   118
5321 Temperature sensor characteristics                            123
5322 V BAT monitoring characteristics                               123
5323 Embedded reference voltage                                 123
5324 DAC electrical characteristics                                124
5325 FSMC characteristics                                       126
5326 Camera interface (DCMI) timing specifications                   144
5327 SD/SDIO MMC card host interface (SDIO) characteristics          144
5328 RTC characteristics                                        145
6 Package characteristics                                     146
61 Package mechanical data                                    146
62 Thermal characteristics                                      152
7 Part numbering                                            153
Appendix A Application block diagrams                               154
A1 Main applications versus package                              154
A2 Application example with regulator OFF                          155
A3 USB OTG full speed (FS) interface solutions                      156
A4 USB OTG high speed (HS) interface solutions                     158
A5 Complete audio player solutions                                159
A6 Ethernet interface solutions                                   162
8 Revision history                                           164
STM32F405xx, STM32F407xx List of tables
Doc ID 022152 Rev 2 5/167
List of tables
Table 1 Device summary                                                          1
Table 2 STM32F405xx and STM32F407xx: features and peripheral counts                  12
Table 3 Timer feature comparison                                                  29
Table 4 USART feature comparison                                                 32
Table 5 Legend/abbreviations used in the pinout table                                   42
Table 6 STM32F40x pin and ball definitions                                           44
Table 7 Alternate function mapping                                                 56
Table 8 Voltage characteristics                                                     64
Table 9 Current characteristics                                                     65
Table 10 Thermal characteristics                                                    65
Table 11 General operating conditions                                                65
Table 12 Limitations depending on the operating power supply range                        67
Table 13 VCAP1/VCAP2 operating conditions                                          68
Table 14 Operating conditions at power-up / power-down (regulator ON)                     68
Table 15 Operating conditions at power-up / power-down (regulator OFF)                    68
Table 16 Embedded reset and power control block characteristics                          69
Table 17 Typical and maximum current consumption in Run mode, code with data processing
running from Flash memory (ART accelerator disabled)                          71
Table 18 Typical and maximum current consumption in Run mode, code with data processing
running from Flash memory (ART accelerator enabled) or RAM                    72
Table 19 Typical and maximum current consumption in Sleep mode                         75
Table 20 Typical and maximum current consumptions in Stop mode                         76
Table 21 Typical and maximum current consumptions in Standby mode                      76
Table 22 Typical and maximum current consumptions in V BAT mode                        77
Table 23 Switching output I/O current consumption                                      80
Table 24 Peripheral current consumption                                              81
Table 25 Low-power mode wakeup timings                                            83
Table 26 High-speed external user clock characteristics                                  84
Table 27 Low-speed external user clock characteristics                                   84
Table 28 HSE 4-26 MHz oscillator characteristics                                       86
Table 29 LSE oscillator characteristics (f LSE = 32768 kHz)                                87
Table 30 HSI oscillator characteristics                                                88
Table 31 LSI oscillator characteristics                                                88
Table 32 Main PLL characteristics                                                   89
Table 33 PLLI2S (audio PLL) characteristics                                           90
Table 34 SSCG parameters constraint                                                92
Table 35 Flash memory characteristics                                               93
Table 36 Flash memory programming                                                94
Table 37 Flash memory programming with V PP                                         95
Table 38 Flash memory endurance and data retention                                   95
Table 39 EMS characteristics                                                       96
Table 40 EMI characteristics                                                        97
Table 41 ESD absolute maximum ratings                                              97
Table 42 Electrical sensitivities                                                      98
Table 43 I/O current injection susceptibility                                             98
Table 44 I/O static characteristics                                                    99
Table 45 Output voltage characteristics                                              100
Table 46 I/O AC characteristics                                                    101
List of tables STM32F405xx, STM32F407xx
6/167 Doc ID 022152 Rev 2
Table 47 NRST pin characteristics                                                  103
Table 48 Characteristics of TIMx connected to the APB1 domain                          104
Table 49 Characteristics of TIMx connected to the APB2 domain                          105
Table 50 I 2 C characteristics                                                       106
Table 51 SCL frequency (f PCLK1 = 42 MHz,V DD = 33 V)                                 107
Table 52 SPI characteristics                                                       108
Table 53 I 2 S characteristics                                                       111
Table 54 USB OTG FS startup time                                                 113
Table 55 USB OTG FS DC electrical characteristics                                    113
Table 56 USB OTG FS electrical characteristics                                       114
Table 57 USB FS clock timing parameters                                            114
Table 58 USB HS DC electrical characteristics                                        115
Table 59 USB HS clock timing parameters                                            115
Table 60 ULPI timing                                                             116
Table 61 Ethernet DC electrical characteristics                                        116
Table 62 Dynamics characteristics: Ethernet MAC signals for SMI                         116
Table 63 Dynamics characteristics: Ethernet MAC signals for RMII                         117
Table 64 Dynamics characteristics: Ethernet MAC signals for MII                          118
Table 65 ADC characteristics                                                      118
Table 66 ADC accuracy at f ADC = 30 MHz                                            120
Table 67 TS characteristics                                                        123
Table 68 V BAT monitoring characteristics                                             123
Table 69 Embedded internal reference voltage                                        123
Table 70 DAC characteristics                                                      124
Table 71 Asynchronous non-multiplexed SRAM/PSRAM/NOR read timings                  127
Table 72 Asynchronous non-multiplexed SRAM/PSRAM/NOR write timings                  128
Table 73 Asynchronous multiplexed PSRAM/NOR read timings                           129
Table 74 Asynchronous multiplexed PSRAM/NOR write timings                           130
Table 75 Synchronous multiplexed NOR/PSRAM read timings                            132
Table 76 Synchronous multiplexed PSRAM write timings                                133
Table 77 Synchronous non-multiplexed NOR/PSRAM read timings                        134
Table 78 Synchronous non-multiplexed PSRAM write timings                             135
Table 79 Switching characteristics for PC Card/CF read and write cycles
in attribute/common space                                                140
Table 80 Switching characteristics for PC Card/CF read and write cycles
in I/O space                                                            141
Table 81 Switching characteristics for NAND Flash read cycles                           143
Table 82 Switching characteristics for NAND Flash write cycles                           144
Table 83 DCMI characteristics                                                     144
Table 84 SD / MMC characteristics                                                  145
Table 85 RTC characteristics                                                      145
Table 86 LQFP64 – 10 x 10 mm 64 pin low-profile quad flat package mechanical data         147
Table 87 LQPF100 – 14 x 14 mm 100-pin low-profile quad flat package mechanical data       148
Table 88 LQFP144, 20 x 20 mm, 144-pin low-profile quad flat package mechanical data        149
Table 89 UFBGA176+25 - ultra thin fine pitch ball grid array 10 × 10 × 06 mm mechanical data  150
Table 90 LQFP176, 24 x 24 mm, 144-pin low-profile quad flat package mechanical data        151
Table 91 Package thermal characteristics                                            152
Table 92 Ordering information scheme                                               153
Table 93 Main applications versus package for STM32F407xx microcontrollers               154
Table 94 Document revision history                                                 164
STM32F405xx, STM32F407xx List of figures
Doc ID 022152 Rev 2 7/167
List of figures
Figure 1 Compatible board design between STM32F10xx/STM32F4xx for LQFP64            14
Figure 2 Compatible board design STM32F10xx/STM32F2xx/STM32F4xx
for LQFP100 package                                                     15
Figure 3 Compatible board design between STM32F10xx/STM32F2xx/STM32F4xx
for LQFP144 package                                                     15
Figure 4 Compatible board design between STM32F2xx and STM32F4xx
for LQFP176 package                                                     16
Figure 5 STM32F40x block diagram                                                 17
Figure 6 Multi-AHB matrix                                                         20
Figure 7 Regulator ON/internal reset OFF                                             24
Figure 8 Startup in regulator OFF: slow V DD slope
- power-down reset risen after V CAP_1 /V CAP_2  stabilization                         26
Figure 9 Startup in regulator OFF mode: fast V DD slope
- power-down reset risen before V CAP_1 /V CAP_2  stabilization                       26
Figure 10 STM32F40x LQFP64 pinout                                                38
Figure 11 STM32F40x LQFP100 pinout                                               39
Figure 12 STM32F40x LQFP144 pinout                                               40
Figure 13 STM32F40x LQFP176 pinout                                               41
Figure 14 STM32F40x UFBGA176 ballout                                              42
Figure 15 Memory map                                                            61
Figure 16 Pin loading conditions                                                     62
Figure 17 Pin input voltage                                                          62
Figure 18 Power supply scheme                                                     63
Figure 19 Current consumption measurement scheme                                    64
Figure 20 External capacitor C EXT                                                    68
Figure 21 Typical current consumption vs temperature, Run mode, code with data
processing running from Flash (ART accelerator ON) or RAM, and peripherals OFF     73
Figure 22 Typical current consumption vs temperature, Run mode, code with data
processing running from Flash (ART accelerator ON) or RAM, and peripherals ON      73
Figure 23 Typical current consumption vs temperature, Run mode, code with data
processing running from Flash (ART accelerator OFF) or RAM, and peripherals OFF    74
Figure 24 Typical current consumption vs temperature, Run mode, code with data
processing running from Flash (ART accelerator OFF) or RAM, and peripherals ON     74
Figure 25 Typical V BAT current consumption (LSE and RTC ON/backup RAM OFF)             77
Figure 26 Typical V BAT current consumption (LSE and RTC ON/backup RAM ON)              78
Figure 27 High-speed external clock source AC timing diagram                             85
Figure 28 Low-speed external clock source AC timing diagram                             85
Figure 29 Typical application with an 8 MHz crystal                                      86
Figure 30 Typical application with a 32768 kHz crystal                                    87
Figure 31 ACC LSI versus temperature                                                 89
Figure 32 PLL output clock waveforms in center spread mode                              93
Figure 33 PLL output clock waveforms in down spread mode                               93
Figure 34 I/O AC characteristics definition                                             102
Figure 35 Recommended NRST pin protection                                         103
Figure 36 I 2 C bus AC waveforms and measurement circuit                               107
Figure 37 SPI timing diagram - slave mode and CPHA = 0                                109
Figure 38 SPI timing diagram - slave mode and CPHA = 1 (1)                              109
Figure 39 SPI timing diagram - master mode (1)                                         110
List of figures STM32F405xx, STM32F407xx
8/167 Doc ID 022152 Rev 2
Figure 40 I 2 S slave timing diagram (Philips protocol) (1)                                   112
Figure 41 I 2 S master timing diagram (Philips protocol) (1)                                  112
Figure 42 USB OTG FS timings: definition of data signal rise and fall time                    114
Figure 43 ULPI timing diagram                                                      115
Figure 44 Ethernet SMI timing diagram                                               116
Figure 45 Ethernet RMII timing diagram                                              117
Figure 46 Ethernet MII timing diagram                                                117
Figure 47 ADC accuracy characteristics                                              121
Figure 48 Typical connection diagram using the ADC                                    121
Figure 49 Power supply and reference decoupling (V REF+  not connected to V DDA )             122
Figure 50 Power supply and reference decoupling (V REF+  connected to V DDA )                122
Figure 51 12-bit buffered /non-buffered DAC                                           126
Figure 52 Asynchronous non-multiplexed SRAM/PSRAM/NOR read waveforms               127
Figure 53 Asynchronous non-multiplexed SRAM/PSRAM/NOR write waveforms               128
Figure 54 Asynchronous multiplexed PSRAM/NOR read waveforms                        129
Figure 55 Asynchronous multiplexed PSRAM/NOR write waveforms                        130
Figure 56 Synchronous multiplexed NOR/PSRAM read timings                            131
Figure 57 Synchronous multiplexed PSRAM write timings                                133
Figure 58 Synchronous non-multiplexed NOR/PSRAM read timings                        134
Figure 59 Synchronous non-multiplexed PSRAM write timings                             135
Figure 60 PC Card/CompactFlash controller waveforms for common memory read access       136
Figure 61 PC Card/CompactFlash controller waveforms for common memory write access      137
Figure 62 PC Card/CompactFlash controller waveforms for attribute memory read
access                                                                138
Figure 63 PC Card/CompactFlash controller waveforms for attribute memory write
access                                                                139
Figure 64 PC Card/CompactFlash controller waveforms for I/O space read access             139
Figure 65 PC Card/CompactFlash controller waveforms for I/O space write access             140
Figure 66 NAND controller waveforms for read access                                   142
Figure 67 NAND controller waveforms for write access                                   142
Figure 68 NAND controller waveforms for common memory read access                    143
Figure 69 NAND controller waveforms for common memory write access                    143
Figure 70 SDIO high-speed mode                                                   144
Figure 71 SD default mode                                                        145
Figure 72 LQFP64 – 10 x 10 mm 64 pin low-profile quad flat package outline                 147
Figure 73 Recommended footprint (1)                                                 147
Figure 74 LQFP100, 14 x 14 mm 100-pin low-profile quad flat package outline                148
Figure 75 Recommended footprint (1)                                                 148
Figure 76 LQFP144, 20 x 20 mm, 144-pin low-profile quad
flat package outline                                                      149
Figure 77 Recommended footprint (1)                                                 149
Figure 78 UFBGA176+25 - ultra thin fine pitch ball grid array 10 × 10 × 06 mm, package outline  150
Figure 79 LQFP176 24 x 24 mm, 144-pin low-profile quad flat package outline                151
Figure 80 Regulator OFF/internal reset ON                                            155
Figure 81 Regulator OFF/internal reset OFF                                           155
Figure 82 USB controller configured as peripheral-only and used
in Full speed mode                                                       156
Figure 83 USB controller configured as host-only and used in full speed mode                156
Figure 84 USB controller configured in dual mode and used in full speed mode                157
Figure 85 USB controller configured as peripheral, host, or dual-mode
and used in high speed mode                                              158
Figure 86 Complete audio player solution 1                                            159
STM32F405xx, STM32F407xx List of figures
Doc ID 022152 Rev 2 9/167
Figure 87 Complete audio player solution 2                                            159
Figure 88 Audio player solution using PLL, PLLI2S, USB and 1 crystal                      160
Figure 89 Audio PLL (PLLI2S) providing accurate I2S clock                               160
Figure 90 Master clock (MCK) used to drive the external audio DAC                        161
Figure 91 Master clock (MCK) not used to drive the external audio DAC                     161
Figure 92 MII mode using a 25 MHz crystal                                            162
Figure 93 RMII with a 50 MHz oscillator                                               162
Figure 94 RMII with a 25 MHz crystal and PHY with PLL                                 163