Cortex-M3学习LPC1768 - 按键实验

ID:81272 · 发表于 2015-5-27 19:11

有输出总会有输入，今天测试一下按键的功能，第一节已经说过了与GPIO端口相关的寄存器，这里不在重复，想要从端口读取数据，首先把FIODIR这个寄存器设置为输入，再从 FIOPIN寄存器读取数据就可以了，这个寄存器具有读写功能。下面说一下这个实验的电路图，如下所示：

图1-1 Joystick按键连线图

这次实验没有涉及到外部中断，都是做普通的IO输入使用的，所以在这里外部中断就做学习总结了。下面给出这次实验的主程序：

/*********************************************************************************

文件名称：mian.c

功能: 主要调度函数及应用函数

编译环境: MDKV4.12

时钟: 外部12Mhz

日期: 11/08/16

作者: 懒猫爱飞

备注：NULL

---------------------------------------------------------------------------------

修改内容：NULL

修改日期：XXXX年xx月xx日 xx时xx分

修改人员：xxx xxx xxx

**********************************************************************************/

#include"main.h"

volatile unsigned long SysTickCnt; /* 用于系统时钟计数 */

/********************************************************************************

* 函数名称：void SysTick_Handler (void)

* 函数功能 : 系统节拍定时器中断函数，每1ms计数一次

* 入口参数 : 无

* 出口参数 : 无

* 备注：无

*******************************************************************************/

void SysTick_Handler (void)

{

SysTickCnt++;

}

/********************************************************************************

* 函数名称：void Delay (unsigned long tick)

* 函数功能 : 毫秒级延时函数

* 入口参数 : unsigned long tick -- 延时时长

* 出口参数 : 无

* 备注：无

*******************************************************************************/

void DelayMs (unsigned long tick)

{

unsigned long systickcnt;

systickcnt = SysTickCnt;

while ((SysTickCnt - systickcnt) < tick);

}

/********************************************************************************

* 函数名称：void PortInit(void)

* 函数功能 : 端口初始化

* 入口参数 : 无

* 出口参数 : 无

* 备注：无

*******************************************************************************/

void PortInit(void)

{

GPIO1->FIODIR = 0xB0000000; /* LEDs on PORT1 defined as Output */

GPIO2->FIODIR = 0x0000007C; /* LEDs on PORT2 defined as Output */

LedAllOff(); /* 初始化时熄灭所有的灯 */

}

/********************************************************************************

* 函数名称：int main(void)

* 函数功能 : 主函数

* 入口参数 : 无

* 出口参数 : 无

* 备注：无

*******************************************************************************/

int main(void)

{

unsigned char LedFlag = 1; // 记录LED状态

SystemInit(); /* 系统初始化，函数在system_LPC17xx.c文件夹中定义 */

SysTick_Config(SystemFrequency/1000 - 1); /* 配置时钟中断，每1ms中断一次 */

/* 在core_cm3.h中定义*/

PortInit(); /* 端口初始化 */

while(1)

{

if(!LedFlag)

{

Led1On(); // 点亮LED

}

else

{

Led1Off(); // 熄灭LED

}

if(!KEY_VAL)

{

DelayMs(10);

while(!KEY_VAL);

LedFlag ^=1; // Led状态改变一次

}

if(!KEY_EN) // 此处是为了测试摇杆按键的功能是否正常

{

DelayMs(10);

while(!KEY_EN);

Led8Neg(); // 点亮LED // Led状态改变一次

}

上一节对程序没有做过多的解释，这里详细分析一下，工程中包含的源文件如下图所示：

工程中startup_LPC17XX.s是M3的启动文件，启动文件由汇编语言写的，它的作用一般是下面这几个：

1）堆和栈的初始化

2）向量表定义

3）地址重映射及中断向量表的转移

4）设置系统时钟频率

5）中断寄存器的初始化

6）进入C应用程序

工程中main.c是我写的应用程序，也就是这次实验的程序，core_cm3.c与core_cm3.h主要是M3外围驱动源代码与头文件，使用时一般不需要修改，直接调用就可以。system_LPC17xx.c与system_LPC17xx.h是关于系统的文件，里面主要提供了系统初始化函数SystemInit()，文件中默认情况下定义的晶振的大小为12M，使用的是外部晶振，还使用了PLL0倍频，关于倍频的问题，以后慢慢再总结。芯片LPC1768的初始化主要包括时钟配置，电源管理，功耗管理等。相比较而言，时钟配置相对复杂，因为它包括两个PLL倍频电路，一个是主PLL0主要是为系统和USB提供时钟，另一个是PLL1专门为USB提供48M时钟，但也可以不使用它们。由于时钟配置比较灵活，所以相以设置这些参数也比较复杂，但是这些在系统文件中已有明确的定义，所以想要变动时只需修改系统文件中相应的宏或函数即可。

下面简要总结一下main()函数，首先是系统初始化函数SystemInit()，上面说过它在system_LPC17xx.c这个源文件中，这个函数主要完成了对时钟的配置，系统功耗PCONP，时钟输出，flash加速等系统资源配置。如果要进行修改可以参考源文件的修改方法，虽然是英文注释，但都非常简单，有兴趣的可以打开看看，不过一般情况下我们拿来直接用就好了不用修改的。

函数 SysTick_Config(SystemFrequency/1000 - 1) 是用来配置系统时钟节拍的，它的原型在core_m3.c这个源文件中。实验程序中用的延时函数都是硬件延时，其实就是系统节拍定时器所产生的。使用硬件延时的原因是1、不占用软件系统资源，2、比较精确。系统定时器配置很简单，使用也很方便，专为系统软件或系统管理软件提供间隔中断。系统节拍定时器的时钟源可以是内核时钟也，可以是外部时钟，外部时钟P3.26脚引入，当然想从这个引脚输入时钟，需要将这个引脚先配置成STCLK功能。系统节拍定时器是一个24位定时器，当计数值达到0时产生中断。系统节拍定时器的功能就是为下一次中断提供前提供一个固定时间间隔。由于节拍定时器是24位的，所以使用时不能与其它定时器混为一谈，一定要注意定时时长的限制，不能超过界限。

最后再说一下数据类型的问题，在8位机中数据位找一般就是8位的所以，定义变量时一般选用单字节处理速度会快些，但到了32位机中，数据位宽一般是32位的，所以定义变量时一般用4字节会好些。在core_cm3.c中有关于数据类型的定义，有兴趣的可以打开看看。

完整程序源代码工程文件下载地址：

7009541134820.rar (141.72 KB, 下载次数: 56)

ID:81272 · 发表于 2015-5-27 19:12

/******************************************************************************
* @file: system_LPC17xx.c
* @purpose: CMSIS Cortex-M3 Device Peripheral Access Layer Source File
* for the NXP LPC17xx Device Series
* @version: V1.1
* @date: 18th May 2009
*----------------------------------------------------------------------------
*
*
* ARM Limited (ARM) is supplying this software for use with Cortex-M3
* processor based microcontrollers. This file can be freely distributed
* within development tools that are supporting such ARM based processors.
*
* THIS SOFTWARE IS PROVIDED "AS IS". NO WARRANTIES, WHETHER EXPRESS, IMPLIED
* OR STATUTORY, INCLUDING, BUT NOT LIMITED TO, IMPLIED WARRANTIES OF
* MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE APPLY TO THIS SOFTWARE.
* ARM SHALL NOT, IN ANY CIRCUMSTANCES, BE LIABLE FOR SPECIAL, INCIDENTAL, OR
* CONSEQUENTIAL DAMAGES, FOR ANY REASON WHATSOEVER.
*
******************************************************************************/
#include <stdint.h>
#include <lpc17xx.h>
/*
//-------- <<< Use Configuration Wizard in Context Menu >>> ------------------
*/
/*--------------------- Clock Configuration ----------------------------------
//
// <e> Clock Configuration
// <h> System Controls and Status Register (SCS)
// <o1.4> OSCRANGE: Main Oscillator Range Select
// <0=> 1 MHz to 20 MHz
// <1=> 15 MHz to 24 MHz
// <e1.5> OSCEN: Main Oscillator Enable
// </e>
// </h>
//
// <h> Clock Source Select Register (CLKSRCSEL)
// <o2.0..1> CLKSRC: PLL Clock Source Selection
// <0=> Internal RC oscillator
// <1=> Main oscillator
// <2=> RTC oscillator
// </h>
//
// <e3> PLL0 Configuration (Main PLL)
// <h> PLL0 Configuration Register (PLL0CFG)
// F_cco0 = (2 * M * F_in) / N
// F_in must be in the range of 32 kHz to 50 MHz
// F_cco0 must be in the range of 275 MHz to 550 MHz
// <o4.0..14> MSEL: PLL Multiplier Selection
// <6-32768><#-1>
// M Value
// <o4.16..23> NSEL: PLL Divider Selection
// <1-256><#-1>
// N Value
// </h>
// </e>
//
// <e5> PLL1 Configuration (USB PLL)
// <h> PLL1 Configuration Register (PLL1CFG)
// F_usb = M * F_osc or F_usb = F_cco1 / (2 * P)
// F_cco1 = F_osc * M * 2 * P
// F_cco1 must be in the range of 156 MHz to 320 MHz
// <o6.0..4> MSEL: PLL Multiplier Selection
// <1-32><#-1>
// M Value (for USB maximum value is 4)
// <o6.5..6> PSEL: PLL Divider Selection
// <0=> 1
// <1=> 2
// <2=> 4
// <3=> 8
// P Value
// </h>
// </e>
//
// <h> CPU Clock Configuration Register (CCLKCFG)
// <o7.0..7> CCLKSEL: Divide Value for CPU Clock from PLL0
// <2-256:2><#-1>
// </h>
//
// <h> USB Clock Configuration Register (USBCLKCFG)
// <o8.0..3> USBSEL: Divide Value for USB Clock from PLL1
// <0-15>
// Divide is USBSEL + 1
// </h>
//
// <h> Peripheral Clock Selection Register 0 (PCLKSEL0)
// <o9.0..1> PCLK_WDT: Peripheral Clock Selection for WDT
// <0=> Pclk = Cclk / 4
// <1=> Pclk = Cclk
// <2=> Pclk = Cclk / 2
// <3=> Pclk = Hclk / 8
// <o9.2..3> PCLK_TIMER0: Peripheral Clock Selection for TIMER0
// <0=> Pclk = Cclk / 4
// <1=> Pclk = Cclk
// <2=> Pclk = Cclk / 2
// <3=> Pclk = Hclk / 8
// <o9.4..5> PCLK_TIMER1: Peripheral Clock Selection for TIMER1
// <0=> Pclk = Cclk / 4
// <1=> Pclk = Cclk
// <2=> Pclk = Cclk / 2
// <3=> Pclk = Hclk / 8
// <o9.6..7> PCLK_UART0: Peripheral Clock Selection for UART0
// <0=> Pclk = Cclk / 4
// <1=> Pclk = Cclk
// <2=> Pclk = Cclk / 2
// <3=> Pclk = Hclk / 8
// <o9.8..9> PCLK_UART1: Peripheral Clock Selection for UART1
// <0=> Pclk = Cclk / 4
// <1=> Pclk = Cclk
// <2=> Pclk = Cclk / 2
// <3=> Pclk = Hclk / 8
// <o9.12..13> PCLK_PWM1: Peripheral Clock Selection for PWM1
// <0=> Pclk = Cclk / 4
// <1=> Pclk = Cclk
// <2=> Pclk = Cclk / 2
// <3=> Pclk = Hclk / 8
// <o9.14..15> PCLK_I2C0: Peripheral Clock Selection for I2C0
// <0=> Pclk = Cclk / 4
// <1=> Pclk = Cclk
// <2=> Pclk = Cclk / 2
// <3=> Pclk = Hclk / 8
// <o9.16..17> PCLK_SPI: Peripheral Clock Selection for SPI
// <0=> Pclk = Cclk / 4
// <1=> Pclk = Cclk
// <2=> Pclk = Cclk / 2
// <3=> Pclk = Hclk / 8
// <o9.20..21> PCLK_SSP1: Peripheral Clock Selection for SSP1
// <0=> Pclk = Cclk / 4
// <1=> Pclk = Cclk
// <2=> Pclk = Cclk / 2
// <3=> Pclk = Hclk / 8
// <o9.22..23> PCLK_DAC: Peripheral Clock Selection for DAC
// <0=> Pclk = Cclk / 4
// <1=> Pclk = Cclk
// <2=> Pclk = Cclk / 2
// <3=> Pclk = Hclk / 8
// <o9.24..25> PCLK_ADC: Peripheral Clock Selection for ADC
// <0=> Pclk = Cclk / 4
// <1=> Pclk = Cclk
// <2=> Pclk = Cclk / 2
// <3=> Pclk = Hclk / 8
// <o9.26..27> PCLK_CAN1: Peripheral Clock Selection for CAN1
// <0=> Pclk = Cclk / 4
// <1=> Pclk = Cclk
// <2=> Pclk = Cclk / 2
// <3=> Pclk = Hclk / 6
// <o9.28..29> PCLK_CAN2: Peripheral Clock Selection for CAN2
// <0=> Pclk = Cclk / 4
// <1=> Pclk = Cclk
// <2=> Pclk = Cclk / 2
// <3=> Pclk = Hclk / 6
// <o9.30..31> PCLK_ACF: Peripheral Clock Selection for ACF
// <0=> Pclk = Cclk / 4
// <1=> Pclk = Cclk
// <2=> Pclk = Cclk / 2
// <3=> Pclk = Hclk / 6
// </h>
//
// <h> Peripheral Clock Selection Register 1 (PCLKSEL1)
// <o10.0..1> PCLK_QEI: Peripheral Clock Selection for the Quadrature Encoder Interface
// <0=> Pclk = Cclk / 4
// <1=> Pclk = Cclk
// <2=> Pclk = Cclk / 2
// <3=> Pclk = Hclk / 8
// <o10.2..3> PCLK_GPIO: Peripheral Clock Selection for GPIOs
// <0=> Pclk = Cclk / 4
// <1=> Pclk = Cclk
// <2=> Pclk = Cclk / 2
// <3=> Pclk = Hclk / 8
// <o10.4..5> PCLK_PCB: Peripheral Clock Selection for the Pin Connect Block
// <0=> Pclk = Cclk / 4
// <1=> Pclk = Cclk
// <2=> Pclk = Cclk / 2
// <3=> Pclk = Hclk / 8
// <o10.6..7> PCLK_I2C1: Peripheral Clock Selection for I2C1
// <0=> Pclk = Cclk / 4
// <1=> Pclk = Cclk
// <2=> Pclk = Cclk / 2
// <3=> Pclk = Hclk / 8
// <o10.10..11> PCLK_SSP0: Peripheral Clock Selection for SSP0
// <0=> Pclk = Cclk / 4
// <1=> Pclk = Cclk
// <2=> Pclk = Cclk / 2
// <3=> Pclk = Hclk / 8
// <o10.12..13> PCLK_TIMER2: Peripheral Clock Selection for TIMER2
// <0=> Pclk = Cclk / 4
// <1=> Pclk = Cclk
// <2=> Pclk = Cclk / 2
// <3=> Pclk = Hclk / 8
// <o10.14..15> PCLK_TIMER3: Peripheral Clock Selection for TIMER3
// <0=> Pclk = Cclk / 4
// <1=> Pclk = Cclk
// <2=> Pclk = Cclk / 2
// <3=> Pclk = Hclk / 8
// <o10.16..17> PCLK_UART2: Peripheral Clock Selection for UART2
// <0=> Pclk = Cclk / 4
// <1=> Pclk = Cclk
// <2=> Pclk = Cclk / 2
// <3=> Pclk = Hclk / 8
// <o10.18..19> PCLK_UART3: Peripheral Clock Selection for UART3
// <0=> Pclk = Cclk / 4
// <1=> Pclk = Cclk
// <2=> Pclk = Cclk / 2
// <3=> Pclk = Hclk / 8
// <o10.20..21> PCLK_I2C2: Peripheral Clock Selection for I2C2
// <0=> Pclk = Cclk / 4
// <1=> Pclk = Cclk
// <2=> Pclk = Cclk / 2
// <3=> Pclk = Hclk / 8
// <o10.22..23> PCLK_I2S: Peripheral Clock Selection for I2S
// <0=> Pclk = Cclk / 4
// <1=> Pclk = Cclk
// <2=> Pclk = Cclk / 2
// <3=> Pclk = Hclk / 8
// <o10.26..27> PCLK_RIT: Peripheral Clock Selection for the Repetitive Interrupt Timer
// <0=> Pclk = Cclk / 4
// <1=> Pclk = Cclk
// <2=> Pclk = Cclk / 2
// <3=> Pclk = Hclk / 8
// <o10.28..29> PCLK_SYSCON: Peripheral Clock Selection for the System Control Block
// <0=> Pclk = Cclk / 4
// <1=> Pclk = Cclk
// <2=> Pclk = Cclk / 2
// <3=> Pclk = Hclk / 8
// <o10.30..31> PCLK_MC: Peripheral Clock Selection for the Motor Control PWM
// <0=> Pclk = Cclk / 4
// <1=> Pclk = Cclk
// <2=> Pclk = Cclk / 2
// <3=> Pclk = Hclk / 8
// </h>
//
// <h> Power Control for Peripherals Register (PCONP)
// <o11.1> PCTIM0: Timer/Counter 0 power/clock enable
// <o11.2> PCTIM1: Timer/Counter 1 power/clock enable
// <o11.3> PCUART0: UART 0 power/clock enable
// <o11.4> PCUART1: UART 1 power/clock enable
// <o11.6> PCPWM1: PWM 1 power/clock enable
// <o11.7> PCI2C0: I2C interface 0 power/clock enable
// <o11.8> PCSPI: SPI interface power/clock enable
// <o11.9> PCRTC: RTC power/clock enable
// <o11.10> PCSSP1: SSP interface 1 power/clock enable
// <o11.12> PCAD: A/D converter power/clock enable
// <o11.13> PCCAN1: CAN controller 1 power/clock enable
// <o11.14> PCCAN2: CAN controller 2 power/clock enable
// <o11.15> PCGPIO: GPIOs power/clock enable
// <o11.16> PCRIT: Repetitive interrupt timer power/clock enable
// <o11.17> PCMC: Motor control PWM power/clock enable
// <o11.18> PCQEI: Quadrature encoder interface power/clock enable
// <o11.19> PCI2C1: I2C interface 1 power/clock enable
// <o11.21> PCSSP0: SSP interface 0 power/clock enable
// <o11.22> PCTIM2: Timer 2 power/clock enable
// <o11.23> PCTIM3: Timer 3 power/clock enable
// <o11.24> PCUART2: UART 2 power/clock enable
// <o11.25> PCUART3: UART 3 power/clock enable
// <o11.26> PCI2C2: I2C interface 2 power/clock enable
// <o11.27> PCI2S: I2S interface power/clock enable
// <o11.29> PCGPDMA: GP DMA function power/clock enable
// <o11.30> PCENET: Ethernet block power/clock enable
// <o11.31> PCUSB: USB interface power/clock enable
// </h>
//
// <h> Clock Output Configuration Register (CLKOUTCFG)
// <o12.0..3> CLKOUTSEL: Selects clock source for CLKOUT
// <0=> CPU clock
// <1=> Main oscillator
// <2=> Internal RC oscillator
// <3=> USB clock
// <4=> RTC oscillator
// <o12.4..7> CLKOUTDIV: Selects clock divider for CLKOUT
// <1-16><#-1>
// <o12.8> CLKOUT_EN: CLKOUT enable control
// </h>
//
// </e>
*/
#define CLOCK_SETUP 1
#define SCS_Val 0x00000020
#define CLKSRCSEL_Val 0x00000001
#define PLL0_SETUP 1
#define PLL0CFG_Val 0x0000000B
#define PLL1_SETUP 1
#define PLL1CFG_Val 0x00000003
#define CCLKCFG_Val 0x00000003
#define USBCLKCFG_Val 0x00000000
#define PCLKSEL0_Val 0x00000000
#define PCLKSEL1_Val 0x00000000
#define PCONP_Val 0x042887DE
#define CLKOUTCFG_Val 0x00000000
/*--------------------- Flash Accelerator Configuration ----------------------
//
// <e> Flash Accelerator Configuration
// <o1.0..1> FETCHCFG: Fetch Configuration
// <0=> Instruction fetches from flash are not buffered
// <1=> One buffer is used for all instruction fetch buffering
// <2=> All buffers may be used for instruction fetch buffering
// <3=> Reserved (do not use this setting)
// <o1.2..3> DATACFG: Data Configuration
// <0=> Data accesses from flash are not buffered
// <1=> One buffer is used for all data access buffering
// <2=> All buffers may be used for data access buffering
// <3=> Reserved (do not use this setting)
// <o1.4> ACCEL: Acceleration Enable
// <o1.5> PREFEN: Prefetch Enable
// <o1.6> PREFOVR: Prefetch Override
// <o1.12..15> FLASHTIM: Flash Access Time
// <0=> 1 CPU clock (for CPU clock up to 20 MHz)
// <1=> 2 CPU clocks (for CPU clock up to 40 MHz)
// <2=> 3 CPU clocks (for CPU clock up to 60 MHz)
// <3=> 4 CPU clocks (for CPU clock up to 80 MHz)
// <4=> 5 CPU clocks (for CPU clock up to 100 MHz)
// <5=> 6 CPU clocks (for any CPU clock)
// </e>
*/
#define FLASH_SETUP 1
#define FLASHCFG_Val 0x0000303A
/*
//-------- <<< end of configuration section >>> ------------------------------
*/
/*----------------------------------------------------------------------------
Check the register settings
*----------------------------------------------------------------------------*/
#define CHECK_RANGE(val, min, max) ((val < min) || (val > max))
#define CHECK_RSVD(val, mask) (val & mask)
/* Clock Configuration -------------------------------------------------------*/
#if (CHECK_RSVD((SCS_Val), ~0x00000030))
#error "SCS: Invalid values of reserved bits!"
#endif
#if (CHECK_RANGE((CLKSRCSEL_Val), 0, 2))
#error "CLKSRCSEL: Value out of range!"
#endif
#if (CHECK_RSVD((PLL0CFG_Val), ~0x00FF7FFF))
#error "PLL0CFG: Invalid values of reserved bits!"
#endif
#if (CHECK_RSVD((PLL1CFG_Val), ~0x0000007F))
#error "PLL1CFG: Invalid values of reserved bits!"
#endif
#if ((CCLKCFG_Val != 0) && (((CCLKCFG_Val - 1) % 2)))
#error "CCLKCFG: CCLKSEL field does not contain only odd values or 0!"
#endif
#if (CHECK_RSVD((USBCLKCFG_Val), ~0x0000000F))
#error "USBCLKCFG: Invalid values of reserved bits!"
#endif
#if (CHECK_RSVD((PCLKSEL0_Val), 0x000C0C00))
#error "PCLKSEL0: Invalid values of reserved bits!"
#endif
#if (CHECK_RSVD((PCLKSEL1_Val), 0x03000300))
#error "PCLKSEL1: Invalid values of reserved bits!"
#endif
#if (CHECK_RSVD((PCONP_Val), 0x10100821))
#error "PCONP: Invalid values of reserved bits!"
#endif
#if (CHECK_RSVD((CLKOUTCFG_Val), ~0x000001FF))
#error "CLKOUTCFG: Invalid values of reserved bits!"
#endif
/* Flash Accelerator Configuration -------------------------------------------*/
#if (CHECK_RSVD((FLASHCFG_Val), ~0x0000F07F))
#error "FLASHCFG: Invalid values of reserved bits!"
#endif
/*----------------------------------------------------------------------------
DEFINES
*----------------------------------------------------------------------------*/
/*----------------------------------------------------------------------------
Define clocks
*----------------------------------------------------------------------------*/
#define XTAL (12000000UL) /* Oscillator frequency */
#define OSC_CLK ( XTAL) /* Main oscillator frequency */
#define RTC_CLK ( 32000UL) /* RTC oscillator frequency */
#define IRC_OSC ( 4000000UL) /* Internal RC oscillator frequency */
/*----------------------------------------------------------------------------
Clock Variable definitions
*----------------------------------------------------------------------------*/
uint32_t SystemFrequency = IRC_OSC; /*!< System Clock Frequency (Core Clock) */
/**
* Initialize the system
*
* @param none
* @return none
*
* @brief Setup the microcontroller system.
* Initialize the System and update the SystemFrequency variable.
*/
void SystemInit (void)
{
#if (CLOCK_SETUP) /* Clock Setup */
SC->SCS = SCS_Val;
if (SCS_Val & (1 << 5)) { /* If Main Oscillator is enabled */
while ((SC->SCS & (1 << 6)) == 0); /* Wait for Oscillator to be ready */
}
SC->CCLKCFG = CCLKCFG_Val; /* Setup Clock Divider */
#if (PLL0_SETUP)
SC->CLKSRCSEL = CLKSRCSEL_Val; /* Select Clock Source for PLL0 */
SC->PLL0CFG = PLL0CFG_Val;
SC->PLL0CON = 0x01; /* PLL0 Enable */
SC->PLL0FEED = 0xAA;
SC->PLL0FEED = 0x55;
while (!(SC->PLL0STAT & (1 << 26))); /* Wait for PLOCK0 */
SC->PLL0CON = 0x03; /* PLL0 Enable & Connect */
SC->PLL0FEED = 0xAA;
SC->PLL0FEED = 0x55;
#endif
#if (PLL1_SETUP)
SC->PLL1CFG = PLL1CFG_Val;
SC->PLL1CON = 0x01; /* PLL1 Enable */
SC->PLL1FEED = 0xAA;
SC->PLL1FEED = 0x55;
while (!(SC->PLL1STAT & (1 << 10))); /* Wait for PLOCK1 */
SC->PLL1CON = 0x03; /* PLL1 Enable & Connect */
SC->PLL1FEED = 0xAA;
SC->PLL1FEED = 0x55;
#else
SC->USBCLKCFG = USBCLKCFG_Val; /* Setup USB Clock Divider */
#endif
SC->PCLKSEL0 = PCLKSEL0_Val; /* Peripheral Clock Selection */
SC->PCLKSEL1 = PCLKSEL1_Val;
SC->PCONP = PCONP_Val; /* Power Control for Peripherals */
SC->CLKOUTCFG = CLKOUTCFG_Val; /* Clock Output Configuration */
#endif
/* Determine clock frequency according to clock register values */
if (((SC->PLL0STAT >> 24) & 3) == 3) {/* If PLL0 enabled and connected */
switch (SC->CLKSRCSEL & 0x03) {
case 0: /* Internal RC oscillator => PLL0 */
case 3: /* Reserved, default to Internal RC */
SystemFrequency = (IRC_OSC *
(((2 * ((SC->PLL0STAT & 0x7FFF) + 1))) /
(((SC->PLL0STAT >> 16) & 0xFF) + 1)) /
((SC->CCLKCFG & 0xFF)+ 1));
break;
case 1: /* Main oscillator => PLL0 */
SystemFrequency = (OSC_CLK *
(((2 * ((SC->PLL0STAT & 0x7FFF) + 1))) /
(((SC->PLL0STAT >> 16) & 0xFF) + 1)) /
((SC->CCLKCFG & 0xFF)+ 1));
break;
case 2: /* RTC oscillator => PLL0 */
SystemFrequency = (RTC_CLK *
(((2 * ((SC->PLL0STAT & 0x7FFF) + 1))) /
(((SC->PLL0STAT >> 16) & 0xFF) + 1)) /
((SC->CCLKCFG & 0xFF)+ 1));
break;
}
} else {
switch (SC->CLKSRCSEL & 0x03) {
case 0: /* Internal RC oscillator => PLL0 */
case 3: /* Reserved, default to Internal RC */
SystemFrequency = IRC_OSC / ((SC->CCLKCFG & 0xFF)+ 1);
break;
case 1: /* Main oscillator => PLL0 */
SystemFrequency = OSC_CLK / ((SC->CCLKCFG & 0xFF)+ 1);
break;
case 2: /* RTC oscillator => PLL0 */
SystemFrequency = RTC_CLK / ((SC->CCLKCFG & 0xFF)+ 1);
break;
}
}
#if (FLASH_SETUP == 1) /* Flash Accelerator Setup */
SC->FLASHCFG = FLASHCFG_Val;
#endif
}

复制代码

ID:483919 · 发表于 2019-3-11 01:57

谢谢啦学习学习楼主

帐号		自动登录	找回密码
密码			立即注册

Cortex-M3学习LPC1768 - 按键实验

相关帖子