| 项目 | | |
| | l 增加低速操作位LFOM (FATCON[4]，@0x5000C018)，软件对该位写 1使能访问FLASH代码时0等待状态。 |
| l 无时钟稳定检测机制 l 内部 22.1184 MHz 振荡时钟选择寄存器： HCLK_S=1xx | l 增加时钟状态寄存器(CLKSTATUS @ 0x5000020C)，切换系统时钟源前，软件必须检测新的时钟是稳定可靠的， 否则，时钟不能正确切换。 l 需要用内部 22.1184 MHz 振荡器时，时钟选择寄存器：HCLK_S=111。 |
| l 最少的GPIO 翻转周期为 7 个系统时钟周期 | l 最少的GPIO 翻转周期从7个系统时钟周期减少到 4 个系统时钟周期。 l 增加位操作控制，所有管脚都可以独立地进行读写操作。 |
| l 在CPU 读 TDR时，仅仅能读到 even 值，TDR 不能真实反映计数器的正确的值。 l TDR的值为真实的计数值减3。 | l 修正6个计数器的值。 软件对寄存器CTB (TCSRx[24] @ 0x40010000，0x40010020，0x4011000，0x40110020)写1使能计数模式，由定时器时钟来采集外部事件。 l 增加计数模式使能位， TDR 的值就是采集到的外部事件数值。 l 在 T0/1/2/3管脚增加时钟输出模式。通过软件写“10”到寄存器TCSRx[28:27] 的MODE位来使能。 |
| | |
| | l 增加差分模式时的 有符号/无符号采集，软件写DMOF=1 (ADCR[31]) 时使能这个特性。 ADC的转换结果在ADDRx存储器中扩展到 16 比特。 |
| l PWM 的寄存器CCR0/CCR2 (@0x40040050，0x40140050，0x40040054，0x40140054) 的标志位6，7，22 和 23 (CRLRI0，CFLRI0，CRLRI1 和 CFLRI1) 写0时清除。 | l 软件写 CBn (PBCR[0] @0x4004003C，0x4014003C)为1时， CCR0/CCR2的6，7，22 和 23 (CRLRI0， CFLRI0，CRLRI1和 CFLRI1)位写1时清除。保持 CBn =0， 这些位要写 0 时清除。 |
| | l I2S 模块时钟源选择位I2S_S(CLKSEL2[1:0]) 的默认值为“11”。 |
| | l 寄存器[url=]CPR (@0x50000010)的第0位 HPE 用于使能FLASH连续代码地址访问，内置SRAM访问和GPIO 脚的番速度会改进。[/url] [url=] l HPE=0，FLASH控制，SRAM读访问和GPIO 脚的翻转性能 完全兼容于NUC100RD1AN。 l HPE=1，CPU 性能增加接近 10% 和GPIO翻转周期从7 个 HCLK减少到4 个HCLK的时钟周期。 [/url] |
