设为首页
收藏本站
开启辅助访问
切换到宽版
请
登录
后使用快捷导航
没有帐号?
立即注册
帐号
自动登录
找回密码
密码
登录
立即注册
只需一步,快速开始
快捷导航
论坛
问答区
单片机教程
单片机DIY
电子DIY
帮助
搜索
搜索
帖子
群组
用户
›
标签
›
design
标签: design
相关帖子
版块
作者
回复/查看
最后发表
LMI算法设计状态反馈H∞控制器的一个例子
程序设计/上位机
bibi
2015-4-18
8
24401
2018-11-20 20:54
Nios II中使用onchip ram 出现can not place all ram cell in design的问题
FPGA/CPLD
bibi
2015-4-19
0
3490
2015-4-19 01:21
cadence 如何拷贝别人图纸中的原件封装
Allegro论坛
xuwei
2015-6-24
4
10384
2017-5-1 19:29
Protel 原理图/PCB到Cadence的数据转换
Allegro论坛
boli505
2015-8-14
0
3757
2015-8-14 10:33
allegro 的reuse功能操作步骤详解
Allegro论坛
boli505
2015-8-24
0
4112
2015-8-24 14:50
PCB SI介绍
PCB/SMT论坛
boli505
2015-8-27
0
3407
2015-8-27 14:56
关于PADS的那些事
Pads/PowerPCB论坛
boli505
2015-9-1
0
4456
2015-9-1 15:48
pads布局时如何让飞线距离最短
Pads/PowerPCB论坛
boli505
2015-9-4
0
4042
2015-9-4 11:06
Altium designer设置不会产生.pcbpreview、.schpreview等的垃圾文件
Altium Designer
meilins
2015-9-29
0
8744
2015-9-29 13:55
Altium Designer常见问题-Minimum Solder Mask Sliver Constraint
Altium Designer
meilins
2015-9-29
0
17556
2015-9-29 14:46
pads布局中如何让飞线距离最短
Pads/PowerPCB论坛
meilins
2015-9-29
0
4032
2015-9-29 16:59
如何设置PowerLogic设计参数
Pads/PowerPCB论坛
meilins
2015-9-29
0
4001
2015-9-29 18:01
pads logic中编辑元件封装属性更新设置
Pads/PowerPCB论坛
hushao
2016-1-3
0
6565
2016-1-3 01:18
Critical Warning: Synopsys Design Constraints File file not found: FPGA中的警告
FPGA/CPLD
51heisex
2016-1-23
0
21009
2016-1-23 00:15
8位二进制比较器的Verilog实现
FPGA/CPLD
51黑黑黑
2016-2-23
2
8383
2017-12-22 20:42
3D打印出的机器虫扑翼飞行
电子工程师杂谈
51黑tt
2016-3-4
0
3232
2016-3-4 19:31
AD winter 09中关于Silkscreen over component pads的错误提示的解决方法
Altium Designer
51黑bing
2016-3-22
0
20100
2019-12-14 15:33
AD09 覆铜间距设置
Altium Designer
51黑uu
2016-4-30
2
16644
2019-12-14 22:01
我遇到的quartus错误与警告
FPGA/CPLD
电子黑
2016-6-29
0
4949
2016-6-29 14:45
Altium designer铺铜在pad附近避开区域成直角形状如何解决
24小时必答区
h147455352
2016-11-15
1
4344
2016-11-15 13:59
更多...
小黑屋
|
51黑电子论坛
|
管理员QQ:125739409;技术交流QQ群281945664
Powered by
单片机教程网
返回顶部